This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1672:是否有特殊的 CLK 电源引脚#39;s?

Guru**** 2390755 points
Other Parts Discussed in Thread: ADS1672

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/732633/ads1672-are-there-special-clk-supply-pin-s

器件型号:ADS1672

我正在进行 PCB 重新设计、这是使用 ADS1672oPAG 器件进行的。 在原理图中,它们为 CLK (引脚55)使用单独的电源引脚 ,这些引脚是额外滤波的。

已使用的电源引脚为: 引脚53 = AVDD  且引脚54 = AGND。

在您的数据表和 EVM 板上,我找不到有关此分页的任何提示。

您能告诉我是否有内部隔离 ,或者这只是设计人员的猜测吗?

此致 Manfred

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    大家好、Manfred、

    感谢您的发帖、欢迎来到我们的论坛!

    您可以分享原理图的 ADS1672部分吗? 我不确定"独立电源引脚"是什么意思。

    模拟电源(AVDD)的大多数去耦都需要靠近引脚11和12。 建议将本地0.1uF 电容器用于引脚1、7、53和58。 在 EVM 布局中、AVDD 与每个电源引脚之间似乎形成了单独的连接、但11和12短接在一起除外。

    此致、
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ryan、

    感谢您的快速响应。  

    此处是原理图的一部分。

    如果 芯片上的电源 AVDD/AGND 未分离, 则引脚53/54上的电路配置毫无意义。  信号 clk+5V 用于

    也为 CLK 驱动器 IC 供电。  我们在测量结果中有很多噪声。  

     我短接了 L51、并将一个100R 电阻器与 CLK 线路串联。 该步骤会显著降低噪声。

    如果我理解正确的话、我们没有针对 ADS1672的 CLK 输入缓冲器的单独"模拟电源"、因此这是滤波

    毫无意义。  经过滤波的"clk+5V"可用于为 CLK 缓冲器供电、因此"A+5V"可能不受快速时钟边沿的影响。

    此致, 希望位和字节数与我们在一起 ;-)

    曼弗雷德  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    大家好、Manfred、

    说实话、我不确定引脚是如何在内部连接到裸片的。 如果您真的想知道、这是我必须要求设计人员研究的问题。

    我想引脚53和58用于芯片内部的专用用途、因此 EVM 和数据表显示了专用的局部去耦电容器。 我建议在每个 AVDD 引脚旁边放置一个至少为0.1uF 的电容、并在靠近 ADS1672的位置放置至少为10uF 的大容量去耦。

    关于铁氧体磁珠、我不喜欢将它们放置在 ADC 电源引脚和电源之间。 当芯片需要瞬时增加电源电流时、这基本上会扼流芯片。 与 CLK 输入串联的100欧姆可能会有所帮助、因为它有助于抑制反射并压摆高频边沿。 在 CLK 引脚附近接地的10pF 共模电容器也有助于实现相同的目的。 这有助于降低耦合到接地层上的噪声。

    此致、