您好!
我将 ADC34j45EVM 与 Xilinix 的 FPGA kcu105搭配使用。
我连接了如下所示的时钟:
JESD coreclock:CLK_LA0_0P/M (ADC34j45EVM)--- > RX_CORE_clk:glblclkp/n (Xilinx 的 JESD IP 内核)
GTX_CLKP/M (ADC34j45EVM)---- > REFCLK:refclk0p/n (Xilinx 的 JESD IP 内核)
物理内核(jesd204_phy)接收到的数据错误(不是"bcbcbcbcbcc")、并且没有正确的 JESD 同步。
那么、请告诉我时钟连接是否正确? 可能的原因是什么?
此致、
洪