请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS4225 主题中讨论的其他器件： SN74AVC16T245、
我想使用具有120MHz 采样率和 CMOS 模式的 ADS4225。 我担心输出阻抗与数据总线不匹配。 在 LVDS 模式下使用它并不容易。 因此、我将考虑使用具有 CMOS 模式的外部电阻器来实现阻抗匹配。 但是、在器件的数据表中没有关于数据总线输出阻抗的说明。 考虑 CMOS 模式下的阻抗匹配是否合理？ 或者、您认为我不会更好地使用采样率为120MHz 的 CMOS 模式吗？ 我还认为、在 不考虑阻抗匹配的情况下、我应该尽可能缩短 PCB 设计上的数据线。 请告诉我您的意见吗？
