[参考译文] ADS124S06：写入 GPIO 寄存器时 DRDY 信号损坏

高 PLCmatic、

DRDY 从高电平状态转换为低电平状态后、DRDY 将在第一个 SCLK 之后返回高电平。  DRDY 将保持高电平、直到下一次转换完成。  如果转换在通信周期(例如 WREG)内结束、DRDY 将在通信持续期间保持低电平。  一旦 SPI 总线返回空闲状态、下一个 SCLK 将使 DRDY 返回高电平。

您已将器件配置为连续模式。  不清楚您使用的是 START 引脚还是 START/STOP 命令。  假设您使用的是启动/停止命令。  发出第一个 START 命令将开始转换。  由于您选择的数据速率为50sps、因此您应该会看到 DRDY 引脚脉冲大约每20ms 出现一次(假设没有寄存器写入或读取、并且转换后不会读取任何数据)。

当您向 GPIODAT 寄存器写入新的寄存器内容时、WREG 命令的开头将强制 DRDY 处于高电平。  之前从 DRDY 从高电平转换为低电平以及下一次 DRDY 转换为低电平的时序应保持20ms 的周期。  根据原始帖子、命令和 DRDY 下降之间的时序为10至14ms。  这似乎符合预期、因为新转换尚未开始、总转换时间为20ms。

可以通过依次发送 STOP 命令和 START 命令的背靠背命令来控制转换的开始。  如果在设置 GPIO 引脚后需要延迟、我建议发出 STOP 命令、然后延迟并在延迟之后发出 START 命令。  请注意、如果在执行 STOP 命令时发生转换、则转换将继续、直到转换完成。

如果您仍不确定正在发生什么情况、请向我发送包括 DRDY 在内的通信范围/逻辑分析仪快照。  我注意到的另一件事是、您将 GPIO0设置为高电平、但引脚配置为禁用。  是否使用 GPIO0或 ADS124S06上的其他 GPIO 引脚之一？

此致、

Bob B