请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DAC5670
你(们)好
我们的电路板上有2个 DAC5670、具有相同的1.2GHz 时钟源并可连接2个 FPGA。 DAC1的性能符合我们的预期、而 DAC2的性能不符合我们的预期。
我们尝试了一个简单的 ramping 函数。 正常模式；1.2GHz 时的振荡器；300MHz DDR 时的.DA DB。
DAC1 (正确)给出
而 DAC2输出为
缩放 DAC2输出后、我们发现这种周期性干扰大约每500us 一次
您能否给出一些见解、说明在什么情况下会发生这种情况？ 谢谢
