[参考译文] THS1207：独立转换和数据输出

尊敬的 Robin：

欢迎来到我们的 e2e 论坛！ 我并不是特别知道有人使用四个类似这样的并联 THS1207器件、但没有真正的原因使其无法工作。 此外、根据您的控制器、您可能会考虑改用 THS1206。 如果您使用的是 FPGA 或其他基于状态机的控制器、THS1207是可以的、请记住、您必须与 CONV_CLK 同步读取数据。 THS1206有一个名为 DATA_AV 的输出引脚、此引脚可被用作一个微控制器上的中断。

对于任一器件、您都可以使用 SN74AHC138等地址解码器芯片来控制 THS120x 器件上的 CS0输入。 四个器件可以共享一个通用的 CONV_CLK (CONVST)、然后您可以使用来自 uC 或 FPGA 的 GPIO 的两条地址线来选择要从中读取的四个器件中的哪一个。

第二个问题是、此系列器件没有内部上电复位、因此没有特定的"默认"寄存器状态、您必须在上电后手动复位器件。 THS1207数据表中的图30和 THS1206数据表中的图34提供了初始化序列。

您好、Tom、

感谢您的快速回复。 我制作了一个关于我希望 Conv_Clk 信号的方式的大致原理图。 请使用此信息查看您的答案。 我还查看了 THS1206的数据表、似乎与 THS1207的唯一区别是它的循环缓冲器。 我认为它们具有类似的杆菌，因为它们来自同一个家族。 您能否回答我 THS1207的同步输出通常用于什么用途？

我不明白您如何从多个 ADC 中进行串行读取、就像您提到的那样。 您能更详细地描述一下读出过程吗？ e2e.ti.com/.../Schematic.pdf

尊敬的 Robin：

除了缓冲器、THS1206还有一个内部转换时钟选项、而 THS1207没有。 THS1207上的转换时钟应是自由运行的时钟、因此"暂停"可能会对转换结果产生影响。 THS1207上的 SYNC 引脚基本上让您知道何时与 CH1对齐。

如果您使用的是具有适当的并行 EMIF 类型接口的 DSP 或其他微控制器、则应该有与该数据总线相关联的地址线。 两条地址线将连接到地址解码器的输入。 然后、地址控制器的四个输出将连接到 CS0、这四个 ADC 是您尝试通信的、为每个 ADC 提供自己的地址。 您只需从每个"地址"读取4倍即可检索数据。 在这种情况下、数据读取不必与转换时钟同步、您只需足够快地读取全部四个器件、以便在下一个 DATA_AV 之前完成读取-您可以在 THS1206数据表的图31中看到此概念。

您好、Tom、

假设我们使用您之前提到的地址解码器、并且地址工作正常。  对于四个 ADC 及更多 ADC、并行接口是否确实只能在一条总线下工作？ 有人告诉我、如果一个 ADC 想要发送、其他 ADC 的输出引脚需要具有高阻抗、或者 ADC 需要处于睡眠模式。

此外、在"使用 THS1206高速数据转换器进行设计"的图7 (在应用手册中)中、BIN 的数据仍可在数据输出引脚上使用、直到下一个 DATA_AV 激活。 这会占用数据总线并妨碍其他 ADC 发送数据吗？

我制作了一个原理图、希望如何完成读数。 它显示了读取模式。 您能否告诉我这是读取数据的正确方式？

e2e.ti.com/.../Reading-pattern.pdf