[参考译文] ADS54J42：ADS 54j42

 在我的 FPGA 中，AD 数据为0x02000100、0x01000100、0x00800080， 如果字节反向为0x00020001、0x00010001、0x80008000，此结果与 JESD204B 规范的第5.1.6.3节相同。 我是对的吗？ 如果我是对的、应该设置哪个 reg？

用户、

是否在提供电源和时钟后对 ADC 进行硬复位？ 您是否按照数据表中的上电顺序进行了操作？ 您可以发送 ADS54J42寄存器设置吗？

此致、

Jim

1，表52 testmode set 1，那么什么是结果 ADC 应该输出？

 在我的 FPGA 中，输出为 ox02000100,0000x01000100,0000x00800080...因此，我不知道 结果是对还是错？  

测试模式结果应与 JESD204B 规范的第5.1.6.3节相同。 但我不理解我的数据表。

2、在表55层测试模式集1中、表52 测试模式集1还是0？ 设置0， 我的 FPGA，同步不会拉高。 使用图层测试模式如何设置表55和表52

lmfs = 1241，我的 ads54j42寄存器设置如下所示，

//复位设备
AD_SPI_WRITE_Dw (0x0000,0x81)；//内部软件复位、清零返回到0
AD_SPI_WRITE_Dw (0x4001、0x00)；///清除 JESD 组未使用页中的任何有害内容。
AD_SPI_WRITE_Dw (0x4002、0x00)；///清除 JESD 组未使用页中的任何有害内容。
AD_SPI_WRITE_Dw (0x4003、0x00)；// SEL 主数字页
AD_SPI_WRITE_Dw (0x4004、0x68)；// SEL 主数字页
AD_SPI_WRITE_Dw (0x60f7、0x01)；//RESET 数字块
AD_SPI_WRITE_dw (0x6000、0x01)；//Pulse the pulse reset bit (以便寄存器写入主数字页生效)。
AD_SPI_WRITE_dw (0x6000、0x00)；//Pulse the pulse reset bit (以便寄存器写入主数字页生效)。
//perference 模式
AD_SPI_WRITE_Dw (0x0011、0x80)；///选择模拟组的主页。
AD_SPI_WRITE_Dw (0x0059、0x20)；///设置始终写入1位。
AD_SPI_WRITE_Dw (0x0039、0x00)；//AD 采样帧<400、设置0
AD_SPI_WRITE_dw (0x003a、0x00)；//AD 采样帧<400、设置0
AD_SPI_WRITE_Dw (0x0056、0x00)；//AD 采样帧<400、设置0
//编程所需的寄存器
AD_SPI_WRITE_Dw (0x4003、0x00)；//SEL JESD 数字页
AD_SPI_WRITE_Dw (0x4004、0x69)；//SEL JESD 数字页
AD_SPI_WRITE_Dw (0x6000、0x80)；//bit[7]：ctrl K、bit[4]：测试模式 en bit[0]：ILA----
//模拟组 JESD 链路配置
AD_SPI_WRITE_Dw (0x6016、0x90)；//bit[7]：必须写入1、位[4]：启用通道共享、两个通道共享一个通道(LMFS = 1241)
AD_SPI_WRITE_Dw (0x6031、0x0A)；//DA 总线顺序
AD_SPI_WRITE_Dw (0x6032、0x0A)；//DB 总线顺序
AD_SPI_WRITE_Dw (0x6001、0x22)；//JESD 寄存器01
AD_SPI_WRITE_Dw (0x4003、0x00)；//SEL JESD 日志页
AD_SPI_WRITE_Dw (0x4004、0x6A)；//SEL JESD 日志页
AD_SPI_WRITE_Dw (0x6016、0x02)；//PLL 模式40X 模式
AD_SPI_WRITE_Dw (0x6017、0x40)；//PLL 复位位位为脉冲
AD_SPI_WRITE_Dw (0x6017、0x00)；//PLL 复位位位为脉冲值、0 --1 - 0
AD_SPI_WRITE_Dw (0x4003、0x00)；// SEL 主数字页
AD_SPI_WRITE_Dw (0x4004、0x68)；// SEL 主数字页
AD_SPI_WRITE_Dw (0x604d、0x08)；///抽取启用
AD_SPI_WRITE_Dw (0x6041、0x10)；//DECFIL EN = 1、DECFIL 模式[3：0]、41寄存器位5 = 0且位[2：0]= 000、位3必须为0
AD_SPI_WRITE_Dw (0x6052、0x80)；//DDC 模式只能写入位7 1
AD_SPI_WRITE_Dw (0x6072、0x08)；//DDC 模式只能写入位3 1
AD_SPI_WRITE_dw (0x6000、0x01)；//Pulse the pulse reset register bit。 主数字页面中编程的所有设置仅在该位发出脉冲后生效
AD_SPI_WRITE_dw (0x6000、0x00)；//Pulse the pulse reset register bit。 主数字页面中编程的所有设置仅在该位发出脉冲后生效
AD_SPI_WRITE_Dw (0x4003、0x00)；//SEL JESD 数字页
AD_SPI_WRITE_Dw (0x4004、0x69)；//SEL JESD 数字页
AD_SPI_WRITE_Dw (0x6006、0x08)；//set K

但您的 engieer 向我发送了配置文件、该文件的模式= 1241、如下所示、

//复位设备
AD_SPI_WRITE_Dw (0x0000,0x81)；//内部软件复位、清零返回到0
AD_SPI_WRITE_Dw (0x0011、0x80)；///选择模拟组的主页。
AD_SPI_WRITE_Dw (0x0059、0x20)；///设置始终写入1位。

AD_SPI_WRITE_Dw (0x4001、0x00)；///清除 JESD 组未使用页中的任何有害内容。
AD_SPI_WRITE_Dw (0x4002、0x00)；///清除 JESD 组未使用页中的任何有害内容。
AD_SPI_WRITE_Dw (0x4003、0x00)；// SEL 主数字页
AD_SPI_WRITE_Dw (0x4004、0x68)；// SEL 主数字页
AD_SPI_WRITE_Dw (0x60f7、0x01)；//RESET 数字块

AD_SPI_WRITE_Dw (0x6041、0x10)；

AD_SPI_WRITE_Dw (0x6072、0x08)；

AD_SPI_WRITE_Dw (0x6052、0x80)；

AD_SPI_WRITE_Dw (0x604D、0x08)；

AD_SPI_WRITE_dw (0x61、0x01)；

AD_SPI_WRITE_dw (0x61、0x00)；

AD_SPI_WRITE_Dw (0x4003、0x00)；//seljesd 数字页
AD_SPI_WRITE_Dw (0x4004、0x69)；//seljesd 数字页
AD_SPI_WRITE_Dw (0x6000、0x80)；//bit[7]：ctrl K、bit[4]：测试模式 EN 位[0]：ILA

AD_SPI_WRITE_Dw (0x6006、0x0F)；//设置 K = 16

AD_SPI_WRITE_Dw (0x6001、0x22)；//JESD 滤波器和模式

AD_SPI_WRITE_Dw (0x6016、0x10)；//

AD_SPI_WRITE_Dw (0x61、0x31)；//

AD_SPI_WRITE_dw (0x61、0x32)；//

我不明白为什么 K set 16？

最后两行是

AD_SPI_WRITE_Dw (0x61、0x31)；//

AD_SPI_WRITE_dw (0x61、0x32)；//

我不明白，请解释一下？

我的 AD 频率= 300米，sysref = AD 频率/4/(k+1)/8 = 1.04M。

在204b IP 传输中，sysref = 300m，内核 clk = 75M，由我的 FPGA PLL 生成，而不是具有 AD 频率的相同源。

用户、

我正在研究您所看到的长距离运输问题。 您能告诉我您计划使用的模式(LMFS)、K 值和抽取率吗？ 我将设置 一个系统以使用您的设置进行操作、并向您发送 ADC 所需的配置文件。

此致、

Jim

lmfs=1241、k=8、AD 采样率= 300m、1/4抽取率= 75m、为什么看不到我的答复、我写得很清楚！

用户、

在表52 中、当测试模式设置为 1 (位4)时 、ADC 输出 将是长传输测试模式。  

在表55中，如果 选择了图层测试模式，则必须将表52 测试模式设置为0。 链路将不再有效、这就是 FPGA 不将 SYNC 置为有效的原因。 ADC 将仅根据所选内容发送连续测试数据。  

此致、

Jim

 长传输测试模式应该是什么？在 FPGA 中，使用 lmfs=1241，数据流是0x02000100，0x01000100，0x00800080… 等等。 IDO 不知道结果是对的还是错的？

 长传输测试模式应该是什么？在 FPGA 中，使用 lmfs=1241，数据流是0x02000100，0x01000100，0x00800080… 等等。 IDO 不知道结果是对的还是错的？

我知道字节交换、但我不知道为什么？

我会混淆数据交换的原因吗？

我不知道为什么要进行数据交换？ 你能弄清楚吗？

用户、

您能否发送具有1MHz 音调输入的输出捕捉图？ 之后、执行另一个捕获、将0x6900页的0x00添加到 "1"、 将 ADC 输出交换为 MSB 到 LSB。 您使用什么 FPGA 来采集数据？ 您可能需要咨询 FPGA 供应商、以确定 JESD204B IP 中是否存在错误的设置。     

此致、

Jim