This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1148:使用 CS=高电平对 SPI 发送进行 tSCCS 调节和复位

Guru**** 2393725 points
Other Parts Discussed in Thread: ADS1148

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/683829/ads1148-tsccs-regulation-and-reset-of-spi-transmit-using-cs-high

器件型号:ADS1148

大家好

如果我们问 ADS1148、您会介意吗?


数据表 P12上有 tSCCS 调节。
在这种情况 下、在 CS 变为低电平至高电平(SPI 传输结束)之前、SCLK 为低电平。
如果 CS 变为低电平至高电平(SPI 传输结束)且 SCLK 保持高电平、是否存在任何问题?
我们的客户问我们。
但是 、我们假设  ADS1148 无法判断 SPI 传输是否终止。


我们需要确认 SPI 复位。
当 CS 引脚可被拉高时、SPI 传输返回到初始条件。
我们的认可是否正确?

此致、

大田松本

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Hirotaka-San、


    1.我不能完全确定您通过保持 SCLK 为高电平来描述什么。 当 SCLK 从高电平变为低电平时、最后一位被计时进入器件。 之后、当然可以将 SCLK 设置为高电平、但不会更改 tSCCS。 tSCCS 是从最后一个 SCLK 变为低电平到/CS 上升沿所需的时间。

    我认为 tSCCS 规范适用于 WREG 命令中的时序。 如果 tSCCS 太短(小于7个 tCLK)、则写入器件的最后一个字节可能不会写入配置寄存器。

    2.是的、我相信当/CS 被拉至高电平时、SPI 保持在复位状态、因此在/CS 返回低电平后、SPI 脱离复位状态、SPI 通信在开始时重新开始。 请注意、/CS 的最小值为。 这在时序要求中作为5个 tCLK 给出为 tCSPW。


    吴约瑟
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Joseph San

    非常感谢 您的支持!
    好的、我们明白了。

    此致、

    大田松本