This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/679437/ads1281-master-clock-input-sequence
您好！
我们的客户使用 ADS1281、对时钟输入时序有疑问。
参考图42、时钟信号在 DVDD 之前输入。
但数字输入的绝对最大额定值小于 DVDD+0.3V。
图42的时钟输入时序是否正确？
客户是否应在上电后输入时钟？
此致、
Naoki Aoyama
您好、Naoki-San、
这是一个好问题！
客户对输入电压要求正确...除非电流受限、否则不应向器件施加任何超过 DVDD 的电压。 因此、我建议为器件供电、然后启用外部时钟信号。
请注意、启用外部时钟后、仍然需要2^16时钟周期延迟、现在以启用外部时钟的时间点为基准。
图42试图显示 AVDD 和 DVDD 电源必须达到特定阈值、并且在开始与器件通信之前必须完成2^16个时钟周期。 但是、如果 CLK 信号在电源被启用后开始、则更好地汲取该值。
请告诉我我是否能够回答客户的问题、或者是否有其他问题我可以提供帮助！
此致、 Chris
