请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:DAC38RF89 当前遇到的是 I 和 Q 数据之间的延迟偏移(可能是基于通道的延迟差异、即各个字节)。 我无法从数据表中得知数据路径是什么样的。 数据表中指的是 JESD_FIFO 和 JESD_RBD_Buffer (不知道它们是相同的还是独立的)。 我假设 JESD 写入不是问题(协议将对齐数据)。 但是、我想了解可以使用什么机制来同步读取。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
当前遇到的是 I 和 Q 数据之间的延迟偏移(可能是基于通道的延迟差异、即各个字节)。 我无法从数据表中得知数据路径是什么样的。 数据表中指的是 JESD_FIFO 和 JESD_RBD_Buffer (不知道它们是相同的还是独立的)。 我假设 JESD 写入不是问题(协议将对齐数据)。 但是、我想了解可以使用什么机制来同步读取。
我已经查看了该软件、它正在实施图141。 我们使用混频器+ NCO、并在写入 NCO 频率字后进行同步(甚至更改了同步方法)。 我需要验证信号完整性(我们有 Hyperlynx sims、但我没有在信号上放置示波器)。 关于图141的一个问题... 当它声明至少确保两个 sysref ... 我正在使用单个脉冲 sysref 发生器、并使用阻塞功能请求脉冲、该功能在发出脉冲之前不应返回。 虽然 sysref 将处于正确的时钟周期(循环)、但它可能不会在下一个周期、就像在自由运行的 sysref 生成器中一样、并且我仅生成图141中定义的两个 sysref 脉冲。