[参考译文] DDC118：转换切换时序可接受范围

您好、Don、
你过得怎么样？
感谢您帮助客户使用 DDC118器件。
我们将研究客户的问题和
很快就会回复您。

非常感谢！
祝你度过美好的一天！

此致、
陈

您好、Edu、

我们的客户在一个器件上进行了测试、16MHz 到4MHz 的变化非常有效。 即使 CONV 和 CLK 之间的延迟为12ns、它也不会显示任何明显的读数变化。

除了比较读数之外，客户还想知道是否有更好的检查方法来验证4MHz 时钟是否工作正常？ 有什么建议？

再次感谢您的帮助。

此致、Don

您好、Don、

除了他们所做的工作之外，我只能想到在这些条件下做某种描述。 当然、这可能是一项非常广泛的工作(请想象一下整个数据表)、因此、可能会标记问题的最敏感的测试是运行线性度。 不过、如果它们没有精确的源和/或仪表、这可能不是很容易。 基本上、测试是通过将电压发生器连接到与输入串联的大电阻器(例如10MOhm)来完成的。 输入可视为接地、因此、此配置会将已知电流注入器件(由电阻器容差引入的增益误差除外)。 如果没有精确的源、它们始终可以使用精确的仪表测量电压(请注意、我们讨论的是20位器件...)。 然后、正常的方法是在不同的振幅下进行少量测量、安装一条线路、并查看器件是否满足线性规格。 尽管如此、数学可能不像听起来那么简单... 同样、对于不熟悉该器件的人来说、这不是一项简单的测试。

简化方法是在一个振幅上进行点校验。 即、执行它们所做的操作、但如上所述施加信号、并看到读数之间没有明显的差异... 也许他们已经这样做了？

此致、
教育