主题中讨论的其他器件:ADC12J4000
您好!
我们已购买 ADC12J4000 EVM、目前正在使用 Xilinx VC707固件(TI_HSDC_Pro_Reference_Design_V2.8)、作为我们自己开发更简单固件的基础。
我们当前的任务是解读从 ADC 平台接收到的数据、在实施我自己的固件时、我们注意到每个样本的订购过程中存在一种令人困惑的行为。
为了进行测试、我们已将 Ad 转换器设置为在 测试模式下传输并观察结果(如 SLAS989D、表33、第48页)。
在随附的映像中、我们有 rx_tdata (示例固件的 DATA_BLOCK 的输入)和测试模式数据、如您的手册中所示。
我们期望有某种行为、但:
我们认识到每半个字节都被反转
我们认识到字节是以对等方式反转的
我们缺少的是字节的对应关系、该字节应该是编号为16-17-18-19-20-21-22-23的样本的 LSB、如上述 SLAS989D 文档的表13所示。
红色字节实际上代表什么?
我们是否将数据外推到错误的位置?