主题中讨论的其他器件: ADC32RF80
你好、
我们目前正在 Virtex-7 FPGA 上设计一个 JESD204B 接收器内核、该内核可从时钟频率为2.8GHz 的 ADC32RF45中恢复数据。
ADC 配置为 DDC 旁路模式、并设置为生成斜坡模式。
我们能够成功地接收 CGS 和 ILA 阶段的数据、但之后提供的数据不符合预期。
尽管数据中存在一致的模式、但它不是斜坡模式。
这是我们要写入 JESD 数字页面的配置信息。
0x4002、0x00
0x4003、0x00
0x4004、0x69
0x7002、0x0F
0x6002、0x0F
0x7037、0x01
0x6037、0x01
0x7001、0x80
0x6001、0x80
0x7007、0x0F
0x6007、0x0F
0x7003、0x01
0x6003、0x01
0x7032、0x3C
0x6032、0x3C
0x7033、0x3C
0x6033、0x3C
0x7034、0x3C
0x6034、0x3C
0x7035、0x3C
0x6035、0x3C
0x7036、0x40
0x703C、0x01
正如我所理解的、此配置信息应允许我们将 ADC 配置为 DDC 旁路模式并生成斜坡模式。 我假设我们出现问题的原因是我们未正确配置其他寄存器。
TI 是否提供了完整的配置文件来设置 ADC32RF45以在 DDC 旁路模式下生成斜坡模式?
此致、
Francois Tolmie