This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC32RF45:旁路模式中 ADC32RF45斜坡模式的问题

Guru**** 1831610 points
Other Parts Discussed in Thread: ADC32RF45, ADC32RF80
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/742668/adc32rf45-problem-with-adc32rf45-ramp-pattern-in-bypass-mode

器件型号:ADC32RF45
主题中讨论的其他器件: ADC32RF80

你好、

我们目前正在 Virtex-7 FPGA 上设计一个 JESD204B 接收器内核、该内核可从时钟频率为2.8GHz 的 ADC32RF45中恢复数据。

ADC 配置为 DDC 旁路模式、并设置为生成斜坡模式。
我们能够成功地接收 CGS 和 ILA 阶段的数据、但之后提供的数据不符合预期。
尽管数据中存在一致的模式、但它不是斜坡模式。

这是我们要写入 JESD 数字页面的配置信息。
0x4002、0x00
0x4003、0x00
0x4004、0x69
0x7002、0x0F
0x6002、0x0F
0x7037、0x01
0x6037、0x01
0x7001、0x80
0x6001、0x80
0x7007、0x0F
0x6007、0x0F
0x7003、0x01
0x6003、0x01
0x7032、0x3C
0x6032、0x3C
0x7033、0x3C
0x6033、0x3C
0x7034、0x3C
0x6034、0x3C
0x7035、0x3C
0x6035、0x3C
0x7036、0x40
0x703C、0x01

正如我所理解的、此配置信息应允许我们将 ADC 配置为 DDC 旁路模式并生成斜坡模式。 我假设我们出现问题的原因是我们未正确配置其他寄存器。

TI 是否提供了完整的配置文件来设置 ADC32RF45以在 DDC 旁路模式下生成斜坡模式?

此致、
Francois Tolmie

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Francois、

    我们将对此进行研究。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Francois、

    数据表中可能有一个拼写错误。 请对您的设置进行以下更改:


    0x7002、0x01
    0x6002、0x01
    0x7037、0x00
    0x6037、0x00

    删除0x703C、0x01、因为这不是有效地址。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    好的一天 Jim、

    进行写入
    "0x7002、0x01
    0x6002、0x01
    0x7037、0x00
    0x6037、0x00"
    ADC 的输出分辨率配置为14位。
    我们需要将输出分辨率配置为12位(LMFS = 82820)。 这就是为什么我有:
    "0x7002、0x0F
    0x6002、0x0F
    0x7037、0x01
    0x6037、0x01"

    是否有其他可能导致该问题的东西?

    如前所述、我们能够成功地接收 CGS 和 ILA 阶段的数据。
    因此、JESD204B 接收器似乎工作正常。

    此致、
    Francois
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Francois、

    随附的文件会在12位模式(82820)下生成正确的设置斜坡。 配置文件将随附、以便您与设置进行比较。

    此致、

    Jim

    e2e.ti.com/.../12bit_5F00_ramp_5F00_82820_5F00_mode.cfg

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的一天 Jim、

    感谢您提供该文件。

    我们使用了您提供的配置信息,但问题仍然存在。

    我们不认为问题出在 JESD204B 接收器的原因是:
     - D21.5 (高频抖动模式)测试模式工作正常
     - K28.5 (混合频率抖动模式)测试模式有效
     - 重复初始通道对齐测试模式有效
     - 从12个八位位组 RPAT 抖动模式接收到的数据是一致的
      ILA 和 CGS 阶段成功通过
     - 即使斜坡模式的数据看起来不正确、数据之间也是一致的。 我附上了一个文件来解释我的意思。

    此外、我们还使用了您提供的配置信息、但我们必须对其进行修改以适应我们的硬件配置。 我们使用 GPIO4引脚对 SYNCB 进行单端控制。 因此、我们需要在 JESD204B 数字页面中为两个通道向寄存器0x036写入0x40。 我们还需要在   JESD204B 数字页面中为两个通道向寄存器03Ch 写入0x01。 奇怪的是、这些(03Ch)不是 ADC32RF45中的有效寄存器。 这些寄存器在 ADC32RF80中有效、需要设置(与 JESD 数字页中的寄存器036h 一起)才能启用单端同步。 过去是否遇到过此问题?

    器件标识如下:
    AZ32RF45
    TI     714)
    ZLH9  G4

    如果您能查看随附文件中恢复的 ADC 数据、我将不胜感激。

    此致、
    Francois

    文件:

    e2e.ti.com/.../Recovered-ADC-Data.txt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Francois、

    我从未尝试过 CMOS 同步选项。 我正在与设计团队就寄存器03C 进行检查。 不过、就您所知、您有一个与此相关的有效链接、对吧? 发送斜坡波形时、信号是否保持高电平? 您是否尝试过切换模式或自定义模式选项?

    实际上有两个斜坡。 如果您将寄存器0x37设置为0x4、然后将地址0x3A 设置为0x02 (在抽取滤波器页面中)、您将启用另一个在16个采样后将计数值改变1的斜坡。

    使用 0x6900页中的地址0x0x0x3数据0x01设置斜坡、当查看我们捕获的斜坡数据时 、样本应增加1个计数。 您没有显示任何此标志。 该数据是从信号抽头(Altera) 还是从 Chipscope (Xilinx)捕获的?

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Francois、

    设计团队已经确认 ADC32RF45也支持此模式、并且必须执行相同的写入(在 ADC32RF80数据表中提到)才能启用 CMOS 同步。 在 ADC32RF45数据表的最后一次更新中、似乎遗漏了此信息。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的一天 Jim、

    感谢您的帮助以及您提供的配置文件。

    通过使用此配置文件、我可以确保 ADC32RF45已正确配置。 这使得在 JESD204B 接收器侧跟踪问题源变得容易得多。

    此外、感谢您的快速回答、我非常感谢您的回答。

    此致、

    Francois