请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS42LB69 我在设计中使用的是 ADS42LB69 ADC。 我正在尝试实现数据表中提供的最佳位置 SNR (>70dBFS)。 在测试期间、最初采集了本底噪声数据、实现了本底噪声的 ENOB 为10.5位(手动计算)、在 ADC 分析器工具中绘制时、实现了 ENOB 12位。 前一个 ENOB 是静态 ENOB。 数据表中提供的动态 ENOB 为11.8。 但我只能实现10.4位。 根据计算结果、只有4位不能错过才能实现12的静态 ENOB、因此本底噪声计数差异应约为20个计数。 但在我的设计中、计数变化为40。
已采用以下调试方法来减少本底噪声数变化、
-
已根据数据表检查了 ADC 的 PSRR PSRR PSRR 大于40dB，并且我的电源滤波器的设计方式是，在 ADC 输入上只能看到15mV，这在规格范围内。
-
外部时钟已提供、并使用窄带宽滤波器进行了测试。
-
我已经使用数据表推荐的前端以及我自己的更改后的前端测试了 ADC 性能、您可以在下面找到这些数据表、
但我仍然找不到 ENOB 方面的任何改进。
请帮助我提高 ADC 性能。
