[参考译文] ADC12DJ3200QML-SP：系统验证仿真模型

尊敬的 Martin：

TI204c JESD FPGA IP 既可用于在 FPGA (连接到 TI 器件)上实现、也可用作仿真模型。 如果 Rx 位于 FPGA 中、则可以使用 Tx 块、反之亦然。 这将使您能够使用 IP 来仿真 ADC12DJ3200的 JMODE 以及任何基于 JESD204x 的 TI 转换器。  对于相关的 JMODE、需要执行以下三项操作：

1>现有参考设计的 LMFS 参数的编辑

2> FPGA 收发器的仿真模型(来自 Vivado)

3>在参考设计中编辑样本到通道映射。 TX_refdesign 模块实现了16位样本到通道数据的映射、需要对其进行修改以匹配数据表中的 JMODE 表。 IP 用户指南中介绍了通道上数据的格式。

如果您还没有 IP、可通过 https://www.ti.com/tool/TI-JESD204-IP 访问该 IP

如果您对 IP 或 JMODE 样本到通道映射的配置有任何疑问、敬请告知我们。

此致、

阿迈德