[参考译文] ADS1256：SCLK 写入时序

您好、Bryan - San、

感谢你的答复。
我知道启动 SCLK HI 有问题。
我们将控制器设置为 SPI 模式01。

此致、
Hiroaki Yuyama

您好、Bryan - San、

感谢你的帮助。
访问(读取/写入) ADS1256时、CS 变为低电平之前、时钟空闲、数据表也是如此
我遵循了发布的时序图。

在我们的 LSI 中、CPOL = 1 (时钟处于高电平空闲状态)、那么我们能否将其连接到与 ADS1256相同的 SPI？
T3 CS 低电平至第一个 SCLK：如果我观察到建立时间和最后一个 SCLK 下降沿之后的 T10 CS 低电平、则时钟空闲时是否可以变为高电平？
我们要求进行确认。

此致、
Hiroaki Yuyama

您好、Bryan - San、

感谢你的答复。
我还有一个问题、当 CS=Hi 时、如果 SCLK 为高电平、是否没有问题？

此外、当 CS=Lo 时、T3 CS 至第一个 SCLK 低电平：观察设置时间和 T10 SCLK 下降沿、时钟空闲时、SCLK 是否可以变为高电平？
'当 CS 为低电平时、请遵循数据表图1中的时序图。'
在 LSI 中、当 CS 为高电平时、SCLK 变为高电平。

此致、
Hiroaki Yuyama

您好、Bryan - San、

感谢你的建议。
我们尝试尽可能使用 CPOL=0。
由于 ADS1256也可以由 SCLK 复位、这也是您建议 CPOL=0的原因吗？
我们指导设计 LSI 电路的设计人员进行更改。

此致、
Hiroaki Yuyama

Hiroaki Yuyama、您好！

正确的是、ADS1256只能使用 SCLK 引脚复位。 但是、这种类型的复位需要在 SCLK 上有一个非常具体的模式、所以我认为这不是问题。

主要问题是、在整个通信帧期间、包括之前和之后的一段时间内、ADC 期望 SCLK 为低电平。  您不能在系统中设置 CPOL = 0有什么原因吗？ 您是否在 CPOL = 1的 SPI 总线上有其他器件？

布莱恩

您好、Bryan - San、

感谢你的答复。
我们决定将 ADS1256接口从 LSI 更改为可设置 CPOL = 0的微控制器。
这是我们的反馈。
非常感谢！

此致、
Hiroaki Yuyama