尊敬的 TI 团队：
我手上有两个 EVM TSW14J56+DAC37J82。 根据 DAC37J82EVM 用户指南、我可以成功完成快速入门设计。
我们对 DAC37J82使用 LMF=222配置。
在下一步中、我们希望在我们自己的原型中复制此 JESD204B 项目。 我们 现在使用的是 ZYNC7000 FPGA。
您能否告诉我您基于此快速入门设计的 JESD204B 配置？ FPGA 和 DAC 端都很感激。
我们的设计中仍然需要 TI JESD204B IP。
此致、
Brooke
下面的另一点：
在上面的示例配置中、我发现 FPGA GTX 参考时钟为153.6MHz (GTX_CLK_P/N)。 它是 DAC 采样率的一半(307.2M)。
此153.6MHz 时钟用于 JESD204B 参考 CLK。 您是否执行了此 CLK 的双精度操作、然后在 GTX 中使用它？ 或者、您是否会使用153.6M 输入时钟与 FPGA 中的时钟树共享？ 非常感谢。
您好、Brooke、
您请求的模式的 JESD 参数 DAC3XJ82_LMF_222如下所示、并显示在 GUI 的"快速入门"页面中。
LMFS = 2221 (有关其他信息、请参阅 DAC 数据表)
K=10
数据速率= 368.64MHz
串行器/解串器速率= 7.3728Gbps
对于该模式、DAC37J82EVM 在 PLL 模式下使用 LMK、使用的 VCO 为2949.12MHz。 然后在 LMK 中对其进行分频、以提供 DAC 参考时钟和 FPGA 时钟。
可以在 DAC GUI 的 LMK 选项卡下查看 LMK 输出配置。
可使用以下链接请求访问 TI-JESD204-IP： https://www.ti.com/tool/TI-JESD204-IP
此致、
David Chaparro
