请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS6145 您好！
我计划在切换到 CMOS 模式(DDR)模式下、以80Mbps 采样的 FPGA 中采集数据。
我们正在考虑切换到 CMOS 模式、因为时序可能与 DDR 不同步。
从 LVDS 模式切换到 CMOS 模式时、我是否应该将 DRVDD 从3.3V 更改为2.5V？ 是否有任何其他引脚需要更改？
谢谢。
Eevee
您好！
我计划在切换到 CMOS 模式(DDR)模式下、以80Mbps 采样的 FPGA 中采集数据。
我们正在考虑切换到 CMOS 模式、因为时序可能与 DDR 不同步。
从 LVDS 模式切换到 CMOS 模式时、我是否应该将 DRVDD 从3.3V 更改为2.5V？ 是否有任何其他引脚需要更改？
谢谢。
Eevee
尊敬的 Eevee：
否、请遵循数据表中建议的运行条件。
谢谢。
Rob
