[参考译文] ADS1262：位错误移出问题

尊敬的 William Dunkley：

在顶部的图像中、您显示有7个字节正在随时钟移出。 不过、我预期只能有6个：状态、4个数据字节、CRC。 第7个字节与第1个字节相同。 然后、您是否在额外的时钟下重复数据？

您如何知道新数据何时可以随时钟移出-我在您的逻辑分析仪捕获中没有看到 DRDY 引脚。 您是否在 STATUS 字节中使用 ADC1位？

系统时钟(CLKIN)和串行时钟(SCLK)最大为8MHz。 您刚才提到它使用10 MHz、但我不确定那是用于哪个时钟的。 在上面的图像中、我在1us 内计数了10个时钟周期、这意味着您以10MHz 的频率运行 SCLK、这是不允许的。 更多信息请参阅表7.3和7.6

-Bryan

很抱歉、在图像中添加额外的字节造成了混淆。 我目前正在读取所有字节3次并将它们进行比较、这是为了尝试捕捉到错误的读数。

我们不使用 DRDY 引脚、也不查看 ADC1位。 我可以轻松地查看 ADC1位。

至于速度、我没有尝试8 MHz。 不过、在1MHz 和5MHz 频率下、 在1MHz 频率下产生的误差比在10MHz 频率下多10倍以上、这就是我选择该速度的原因。 我在5MHz 时也有更多的误差、但它小于1MHz。 您是否知道为什么速度较慢会导致读数较差？  

尊敬的 William Dunkley：

只是为了澄清一下、哪些时钟设置为10MHz (或1MHz、5MHz 等) ？ SCLK 和 CLKIN 都可以吗？ 还是仅有一个呢？

-Bryan

CLKIN 是7.68 MHz 晶体、我参考的时钟是 SCLK。  

尊敬的 William Dunkley：

我在你的原始文章中看到、你说你正在 AIN0和 AIN1之间连续转换。 您还说过"每10秒"、但不清楚这是微秒还是其他某个间隔。 您能确认吗？

如果您没有使用状态字节中的 DRDY 或 ADC1位、如何决定何时输出数据？ 您只是使用计时器吗？

如果您要发送一个.Sal 文件、显示在多个采样周期内捕获的逻辑分析仪、请发送。 与屏幕截图相比、这可能更易于查看。

-Bryan

谢谢 Bryan、我要给 DRDY 引脚一枪、就像我将其连接到电路板上的某个东西一样。 我将根据结果更新该主题帖。  

这很有效、使用 DRDY 引脚可以摆脱我看到的所有 CRC 故障和位移问题。  检查新数据是否就绪的软件版本似乎确实存在一些问题、因为我总是会看到新 ADC1数据为1、但有时会收到错误数据。 非常感谢您的帮助 Bryan。  

尊敬的 William Dunkley：

我很高兴这个问题得到了解决,没有太多的努力。 如果您有其他问题、请启动新主题帖、我们将在其中为您提供支持。

-Bryan