• State Resolved
  • Locked Locked
  • Replies 1 reply
  • Subscribers 0 subscribers
  • Views 86 views
  • Users 0 members are here
Options
Options
Similar topics

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12D1620QML-SP：自动同步

admin
Guru**** 1689980 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1199825/adc12d1620qml-sp-autosync

器件型号：ADC12D1620QML-SP

您好！

通过 FPGA 或示波器从所有 ADC 监控 DCLK 来正确配置 AutoSynce 后、是否可以在每次下电上电时使用相同的寄存器设置？
或者每次下电上电时、用户必须通过监控 FPGA 或示波器来再次找到正确的寄存器设置以获得对齐的 DCLK？

此致、

K.Hirano.

  • 0
    TI__Guru**** 1689980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    一旦在所有 ADC 上正确配置并验证了自动同步、相同的寄存器设置应该在下电上电后再下电上电、因为每个 ADC 的采样时钟与之前的关系相同。   

    此致、

    Neeraj