请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12D1620QML-SP 您好！
通过 FPGA 或示波器从所有 ADC 监控 DCLK 来正确配置 AutoSynce 后、是否可以在每次下电上电时使用相同的寄存器设置？
或者每次下电上电时、用户必须通过监控 FPGA 或示波器来再次找到正确的寄存器设置以获得对齐的 DCLK？
此致、
K.Hirano.
您好！
通过 FPGA 或示波器从所有 ADC 监控 DCLK 来正确配置 AutoSynce 后、是否可以在每次下电上电时使用相同的寄存器设置？
或者每次下电上电时、用户必须通过监控 FPGA 或示波器来再次找到正确的寄存器设置以获得对齐的 DCLK？
此致、
K.Hirano.
