This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我想使用 ADC3424、目前正在查看我为其提供的电源。 从数据表的图121可以看出、在整个频率范围内、PSRR 通常为30-40dB。 您能否确认这是否仅适用于模拟电源(AVDD)、或者数字电源(DVDD)上的噪声是否具有相同的效果? 除了图之外、我在任何地方都看不到任何 PSRR 的提及。 121和122.
我打算为 AVDD 提供一个干净整洁、使用 LDO 和铁氧体磁珠进行修整的1V8电源。 我本来希望只是通过为将与器件通信的 FPGA 供电的电源轨为数字电源引脚供电、但目前这是直接由 SMPS 供电的有噪声的电源。
如果数字电源需要具有低噪声特性、我将更改设计、但如果没有效果、显然我不希望这样做。
您能提供建议吗?
谢谢。
戈登。
您好、Gordon、
数据表中的图121给出了 ADC3424电源抑制比与输入频率的关系。 此测量包括 AVDD 和 DVDD。
图122显示的输入频率为30.1MHz、在 AVDD 注入振幅为50mVpp 的3MHz 杂散。 在3MHz 时会出现一个噪声杂散、该杂散由 PSRR 降低。
如果像您提到的那样数字电源有噪声、则 最好使用另一种解决方案来优化 ADC 性能。 在 ADC3424EVM 上、我们使用 TPS7A4700 RF LDO、这是一款 TI 器件、专为清洁的电压轨对系统性能的最大化至关重要的应用而设计。
此致、Amy
尊敬的 Amy:
谢谢您的讲解。 我在设计的其他地方有 TPS7A20、因此我在这里可能会再次使用它。 可能没有 TPS7A4700那么好、但在噪声和电源抑制方面足够好、而且会在输入和输出端使用铁氧体磁珠、可更大限度地减少任何高频问题。
感谢您的重播-感谢。
戈登。