[参考译文] ADC12DJ5200RF：TRF1208-ADC12DJ5200RFEVM 同步切换

您好、KLN：

以下是需要查看和验证的要点：

1. 成功退出 CGS 和 ILAS 阶段后、无效的 sysref 频率是持续重新同步的最常见问题。 我们检查了计算结果、10MHz 是有效的参考频率。 请记住、40MHz 是最大值、因此40MHz 的任何整数除法都是合法的。
2. 别说了、信号完整性可能不佳、这可能会导致链路丢失、但假设我们的 EVM 上有这种情况、除非通过 另一条 FMC 扩展电缆连接、否则我会怀疑吗？ 请确认。
3. 请尝试增加 K 值以增加弹性缓冲器、但考虑到您将进入数据阶段(通过 ILAS)、这应该不是问题。
4. 您能告诉我们、信号发生器还不错吗？ 并且不随机向 ADC 添加额外的时钟？
5. 另一种可能情况是 SYSREF 接收器配置不正确。 或者在320MHz 处没有干净的计时闭合、这会导致接收器侧发生错误。
6. 请发送 配置文件、以便我们可以验证 LMK sysref 输出是否确实是实际的10MHz。 这是否实际使用 LMK 中的示波器测得？ 它可能设置错误。

此致、

Rob

您好、  Rob Reeder

感谢您的答复。

无效的参考频率是成功退出 CGS 和 ILAS 阶段后持续重新同步的最常见问题。 我们检查了计算结果、10MHz 是有效的参考频率。 请记住、40MHz 是最大值、因此40MHz 的任何整数除法都是合法的。

是的、遵循了这一点。 我已经附上了 我们在 ADC SYSREF_IN 上测量的 SYSREF 屏幕截图。

其他想法，可能是信号完整性不佳，这可能会导致链路中断，但鉴于我们的 EVM 上有此数据，除非通过 另一根 FMC 扩展电缆连接，否则我不确定它是不是？ 请确认.

ADC EVM 直接安装在 Xilinx ZCU216板 FMC 连接器上。 不涉及扩展电缆。

请尝试增大 K 值以增加弹性缓冲区，但考虑到您将进入数据阶段(超过 ILAS)，这应该不是问题。

我们已尝试增加 K 值、结果仍然相同、

您能告诉我们信号发生器是体面的吗? 而不是随机地向 ADC 中添加额外的时钟？

我们已经在频谱分析仪上检查了信号发生器输出、它是干净的时钟.pfa

该值在 LMX 输入时钟处测得(来自外部信号发生器)

另一种可能的情况是 SYSREF 接收器配置不正确。 或者在320MHz 处没有干净的计时关闭、这会导致接收器端出现错误。

我们已将 SYSREF 放在接收器端的芯片示波器中、并对其进行测量(它是320MHz 的32个时钟、相当于10MHz)。 PFA

请发送 配置文件10MHz，以便我们可以验证 LMK sysref 输出是否确实是实际的。 这是否实际使用 LMK 中的示波器测得？ 它可能设置错误。

用于配置的 PFA。

e2e.ti.com/.../ADC_5F00_config_5F00_JMODE2_5F00_fs3200.cfg

谢谢。

Kln,

感谢您分享您的配置、我们将尝试在硬件上进行复制。 我不确定实验室中是否有 Zync US+和 Gty 收发器开发套件、所以我们可能会使用 ADC 和时钟配置对 Kintex US+ Gty 进行测试。

此致、Chase

大家好， Chase W

如果您能尽快检查并告知我们、我们将不胜感激。

谢谢。

您好、KLN：

我们将确保尽早更新我们的调查结果。 感谢您的耐心等待我们的回复。

此致、Chase