This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1256183/dac5672a-data-line-sharing-when-using-multiple-dac5672a
您好！
使用多个 DAC5672A 时、请告知我们哪些线路可以共享、哪些控制线需要分离。
客户计划至少使用4个 DAC5672A 并希望尽可能减少连接到 FPGA 的线路数。
谢谢你。
JH
嘿、JH、
该 DAC 上的所有输入均为 CMOS 兼容、这意味着它们可以轻松共享控制信号。 如果每个 DAC 在单总线交错模式下运行、则每个双通道 DAC 只需要14个 CMOS 输入。 如果其系统要同步、则它们可以在全部四个 DAC 之间扇出 SELECTIQ、WRTIQ、CLKIQ 和 RESETIQ。 双总线模式也是如此。 (引脚现在是 CLKA、CLKB、WRTA 和 WRTB)。 他们只需要确保它们满足数据和时钟选通之间的时序要求。
如果 FPGA 和 DAC 以更高的采样率运行、他们可能希望在 FPGA 和 DAC 之间使用一些 CMOS 扇出缓冲器。
此致、
马特
Matthew、您好！
感谢您的答复。
是否有办法共享4个 DAC7672A 的数据线路并分离控制线路以将其用作8通道 DAC？
当数据线路分开时、需要连接的线路数量会增加太多。
- 14个 CMOS 输入 x 4个 DAC = 56条 CMOS 线
理论上、您可能会使 CMOS 数据线路在两个选通脉冲之间多次改变状态、从而实现每个 DAC 更新时的交错时间。 请务必记住、CMOS 数据线路确实具有设置和保持时间、因此您将 无法以共享 CMOS 线路上的最大速率更新所有 DAC。 您可能还需要使用 CMOS 扇出缓冲器、因为 输入电容相加会增加 RC 延迟。 此致、 马特
