大家好!
我使用的是 ADS8528。 在我的设计中、我将 ABCD 通道的 CONVST 连接在一起。
根据第9.3.1.6节的说明、可以看出只要一对转换完成、BUSY 输出就会在一个转换时钟周期(tcclk)内转换为低电平。
(1) tcclk 的值是什么? tBFs 中定义为67ns 吗?
(2) 将 ABCD 通道的 CONVST 连接在一起时、BUSY 输出会在四个转换时钟周期(4* tcclk)内转换为低电平、还是仍然一个转换时钟周期(1* tcclk)内转换为低电平?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好!
我使用的是 ADS8528。 在我的设计中、我将 ABCD 通道的 CONVST 连接在一起。
根据第9.3.1.6节的说明、可以看出只要一对转换完成、BUSY 输出就会在一个转换时钟周期(tcclk)内转换为低电平。
(1) tcclk 的值是什么? tBFs 中定义为67ns 吗?
(2) 将 ABCD 通道的 CONVST 连接在一起时、BUSY 输出会在四个转换时钟周期(4* tcclk)内转换为低电平、还是仍然一个转换时钟周期(1* tcclk)内转换为低电平?
尊敬的 Haifei:
ADS8528的第9.3.1.6节适用于四个 CONVST 信号的交错或顺序应用。 您在上面提到、四个 CONVST 信号连接在一起。 在这种情况下、不会有任何 BUSY 转换、它将是一个单脉冲、与图35中显示的情况类似。 TCCLK 是转换时钟、可以是内部的、也可以是外部的。 ADS8538的内部转换时钟为1.33uS (请参阅第7.6节)。
从第7.9节来看、 转换时间为19-20个 tcck 周期。 ~转换时间为1.33uS、您可以看到与 Δ Σ 15MHz 的内部时钟相关的情况。 tBFUFS 参数是一个时钟周期、考虑了转换时钟周期中的一个时钟不确定性。 原因是现在可以将 CONVST 准确同步到内部转换时钟。 当使用外部转换时钟时、CONVST 输入可以与 CCLK 同步、因此 tBFs 可以为0。