大家好!
我使用的是 ADS8528。 在我的设计中、我将 ABCD 通道的 CONVST 连接在一起。
根据第9.3.1.6节的说明、可以看出只要一对转换完成、BUSY 输出就会在一个转换时钟周期(tcclk)内转换为低电平。
(1) tcclk 的值是什么? tBFs 中定义为67ns 吗?
(2) 将 ABCD 通道的 CONVST 连接在一起时、BUSY 输出会在四个转换时钟周期(4* tcclk)内转换为低电平、还是仍然一个转换时钟周期(1* tcclk)内转换为低电平?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好!
我使用的是 ADS8528。 在我的设计中、我将 ABCD 通道的 CONVST 连接在一起。
根据第9.3.1.6节的说明、可以看出只要一对转换完成、BUSY 输出就会在一个转换时钟周期(tcclk)内转换为低电平。
(1) tcclk 的值是什么? tBFs 中定义为67ns 吗?
(2) 将 ABCD 通道的 CONVST 连接在一起时、BUSY 输出会在四个转换时钟周期(4* tcclk)内转换为低电平、还是仍然一个转换时钟周期(1* tcclk)内转换为低电平?