This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS8668:星型拓扑中的 SDO 问题

Guru**** 1139930 points
Other Parts Discussed in Thread: ADS8668
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1253978/ads8668-sdo-problemns-in-star-topology

器件型号:ADS8668

您好!

1.我们在星型拓扑中使用2个 ADS8668 DAC。 我们有2个单独控制的 CS、我们通过100R 串联电阻将2个 DAC 的两个 SDO 信号连接在一起、连接图如下。 我们在此配置中遇到 SDO 问题:

*在某种情况下、其中一个 DAC 损坏并持续下拉 SDO (我们已通过移除串联电阻器对其进行了检查)。

*在另一个案例中,我们已经看到 DAC 不能承载 SDO 0V ,当其中一个 DAC 尝试放置'0'时,我们测量大约1V,当另一个 DAC 尝试放置'0'时,我们测量大约2V。 在所有情况下,它的工作一段时间内都很好,并开始故障后一段时间工作。 我连接了一个针对此问题的示波器截图。

您能否查看连接图、判断是否有问题? 你有什么建议吗?

2.我还有第二个问题,我们需要在所有的 ain_GND 引脚上安装3k48电阻以匹配阻抗。 但我在数据表中看到过、建议直接连接到 GND。 让它采用我们的方式会有问题吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    抱歉,当我说 DAC 时,我想说 ADC……

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好!

    输入端接地的3k48电阻器不会影响 SDO。  这些线路上还有什么其他东西?  您是否直接使用微控制器/FPGA?  从原理上看、我不知道是什么原因导致了这个问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、我是 Marina 的同事。
    SPI 线路全部 连接到隔离器、然后连接到 FPGA。 SDO 线路在隔离器前后均有上拉电阻。
    除了 Marina 报告的2个问题外、我们还看到了另外一个问题:当 CS 被禁用时、SDO 线路保持低电平、但 在通信时它确实达到1。 实际上、IT 报告的数据是正确的、但当禁用芯片选择时、SDO 保持低电平。 可能是芯片选择信号在内部卡在0吗? 在这种情况下、它是否会以这种方式工作?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我要描述的问题 只发生在一个电路板上、它最初工作正常、最终开始出现故障。 一旦它开始失败、它的行为就始终如所述。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Xabier:

    如果/CS 在芯片内部因某种原因受损、SDO 将遵循 LSB 的任何状态。  如果转换过程中的 LSB 恰巧为"1"、则输出将继续驱动"1"。  您能否打开 R11和/或 R15并直接在芯片上探测 SDO?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    抱歉、我忘记提一下、在板上我们看到这种行为  、我们分离了两个 SDO 以检查哪个 ADC 将其拉低、我们看到只有一个 ADC 以这种方式工作、另一个 ADC 工作正常。 分离 SDO 线路后、我看到它们报告的数据是正确的、即使其中一条在 CS 变为高电平后使 SDO 保持低电平。 问题在于、我们在 CS 禁用时检查 SDO 的状态、以便检测 SDO 是否卡在0、因此即使报告的数据是正确的、我们也会检测到错误并且不能依赖数据。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这只是一个 PCB 的问题还是您在多个板上看到过它?  我怀疑该特定器件可能由于 ESD 事件而以某种方式损坏了?  能否在 GND_A 和 GND_ISOL 之间使用零欧姆电阻器代替 L5来查看其是否产生影响?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们在至少8个电路板上重复看到的情况(我们是 stlll 原型设计、这几乎是我们拥有的所有基础)是、在某个点上、SDO=1的检查失败了、而/CS=1。
    在大多数情况下、问题出现在室温下的几分钟内。 然而、 在3个不同的电路板中、它们在室温下工作良好、在70ºC μ m 下测试时出现了问题。 在大多数情况下、问题一旦重启就消失了、再也不会发生、即使我们尝试用较高的温度进一步对其进行压力也是如此(这就是我们无法正确调试问题的原因)

    在只有一个电路板上、我们可以 在示波器中看到、当/CS 变为高电平时、SDO 保持为0、但在通信期间会正常地变为1 (正如我说过的、该电路板一开始工作正常、在70ºC Ω 测试时偶尔失败、现在它始终失败)。

    在其他一个电路板中、我们仅通过示波器看到 SDO 电平错误(1V-2V)、此电路板已经过测试、因此其中一个测试可能出现损坏。

    在 70ºC 一个板中、我们只看到 SDO 一直停留在0、再说一次、它最初运行良好、然后在 μ s 测试后开始这样的行为。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    非常奇怪的 Xabier  如果您同意、我将通过您的个人资料电子邮件与您联系以获取更多详细信息。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tom、
    终于解决了这个问题:我们短接了 L5 (分离 AGND 和 DGND 的铁氧体)、 问题迎刃而解!
    正如我说过的、这个问题 在每个板上似乎只发生一次、重启之后我们无法重现、所以我们首先尝试了拆焊 ADC、然后又出现了问题、所以我们知道这个问题只跟 ADC 相关、 而其他组件中什么也没有关系。

    我仍然不明白 铁氧体如何最终导致这样的问题,我不认为它使 AGND 和 DGND 之间的差异 >0.3V。
    无论如何、我建议您在数据表中添加一个陈述、建议 对 AGND 和 DGND 都使用相同的 GND、因为 至少在我看来、让它们具有不同的名称有助于让它们分开、从而使模拟信号更加清晰。

    感谢您的帮助、此致!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好消息!  感谢您告知我们、我会在数据表中看到可以进行哪些更新。