[参考译文] ADC12DJ5200SEEVM：无法通过&quot；TSW14J57EVM&quot；和&quot；ADC12DJ500SE EVM&quot 采集查看数据；

admin

Other Parts Discussed in Thread: TSW14J57EVM, ADC12DJ5200SE

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1272783/adc12dj5200seevm-cannot-capture-appreciate-data-on-high-speed-data-converter-pro-hsdc-with-tsw14j57evm-and-adc12dj500se-evm

器件型号：ADC12DJ5200SEEVM
主题中讨论的其他器件：TSW14J57EVM、 ADC12DJ5200SE

我们无法使用"TSW14J57EVM"和"ADC12DJ500SE EVM"采集高速数据转换器专业版(HSDC)上的数据。具体而言、我们输入一个10MHz 1Vp-p 正弦波、但可捕获随附图中所示的波形。
您能给我们一些关于如何解决这个问题的提示或建议吗？我们介绍了以下设置。

HSDC 上的 TSW14J57EVM 设置
FPGA 固件：TSW14J57RevE_16L_Xcvr_ADCBRAMDACDDR.RBF
ADC 文件：ADC12DJxx00RF_JMODE0.ini
ADC 输出数据速率：2.5GHz
ADC 输入目标频率：998.53...MHz
*我们检查"相干频率的自动计算"。

ADCxxDJxx00RF EVM GUI 上的 ADC12DJ500SE EVM 设置
"EVM"选项卡>> 1. 用户输入
#1时钟源：板载*
排名2的板载 FS 选择：FS = 5200Msps
#3采样和校准模式: JMODE0
*我们修复了图7-5中显示的电路部分"slau640b.pdf "。

over 1 year ago

0 admin over 1 year ago

TI__Guru**** 1701450 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

您能否说明您希望在最大采样率下在单通道交错模式下使用 ADC？在这种情况下、您无法使用 jmode 0、则它没有足够的串行器/解串器通道来支持 ADC 在其最大采样频率下的输出数据速率。在 JMODE 0中、您的最大采样频率将为4290 MHz。因此、这肯定会导致在采集中出现问题。为了改正、我建议使用 JMODE 1、这将使您能够以最大频率5.2GHz 进行采样。您需要在 HSDC pro 中进行的一些更改是"ADC 输出数据速率"。在 JMODE 1 FS=5.2GHz 的情况下、您必须将其设置为您的采样频率您的输出数据速率将是5.2GHz * 2 = 10.4GHz。此外、相干频率自动计算特性只会帮助您计算输入到 ADC 的相干频率、它对信号绘制没有任何影响。

此致！

埃里克

0 admin over 1 year ago

TI__Guru**** 1701450 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Eric、您好！

谢谢你的答复。

我们尝试了具有较低输出数据速率(例如800Msps)的 JMODE 1或 JMODE 0、但捕获了相同的波形。

我会问一些问题。

1.在 ADC12DJ5200SE 数据表中、介绍了"模拟输入范围(–3dB)：2至6.3GH"。该器件无法捕获10MHz 正弦波数据？

我们没有输入任何信号、但仍然捕获相同的波形。我们是否应该设置 FPGA 和 ADC 的其他配置？或者器件输入是否可能压碎？

您能告诉我们有关这个问题的提示吗？

此致、

真崎市

0 admin over 1 year ago

TI__Guru**** 1701450 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

是的、ADC12DJ5200 SE 具有2GHz-6.3GHz 的模拟输入带宽、这涉及到它是单端输入、而不是差分输入。如果您使用的是 ADC12DJ5200射频、这是同一芯片的差分版本、则不会有此限制。

您能否说明您是如何对器件进行编程的、它是否与我在下面展示的内容相匹配？如果是、您能否验证发送到 FPGA 的所有时钟都正确无误？

此外、在 HSDC pro 中、如果你在上面描述的例子中800MHz 为 EVM 设置 FS=ADC、那么你必须将你的输出数据速率设置为正确的值、但是 ADC 实际上是该速度的两倍、因为它在内部交错 ADC 内核、以便输出数据速率为1.6G、不是800MHz。如果全部设置正确、您应该能够获得与我分享的捕获类似的捕获结果、这里没有 ADC 输入、只是本底噪声。

此致！

埃里克