[参考译文] ADC09QJ1300：JESD_STATUS 寄存器的 LinkUp 标志始终为低电平

尊敬的 Filippo：

您能否在此处提供您的寄存器写入顺序？

您使用的是定制设计还是 TI EVM？

此致、Amy

尊敬的 Amy：

我使用的是定制设计板。

下面是我的顺序：

-首先我对 LMK04828进行编程,以馈送1 GHz 时钟和3.90625 MHz Sysref (8.25 Gbps/(66 * 32 ))

-写入 ConfigA、0x0、0xB0 (复位 ADC)
-等待 InitStatus、0x270、回读为1
-写入 ClkCtrl0、0x29、0xB0 (启用 SYSREF 接收器电路+ SYSREF 缩放)
-写入 JesdEn、0x200、0x0 (禁用 JESD 引擎)
-写 calen、0x61、0x0 (禁用校准引擎)
-写入 JMode、0x201、0x7 (将 JMode 设置为7)
-写 calen、0x61、0x1 (启用校准引擎)
-写入 OvrCfg、0x213、0xF (启用超范围状态引脚)
-写入 JesdEn、0x200、0x1 (启用 JESD 引擎)
-写入 CalSoftTrigger、0x6C、0x0、后跟0x1 (触发器校准)
-读取 CalStatus 寄存器0x6A。 它回读为0xF
读取 SysrefPos、0xC。 对于8个最低位、它会回读为0b00000001
-将 ClkCtrl0、0x29写入0xF6 (设置 SYSREF 位置)

此过程完成后、JesdStatus 寄存器0x208读回0x1C、这意味着'LinkUp'标志(位6)为低电平。

希望这已经足够清晰了。l

感谢您的帮助。
菲利波

尊敬的 Filippo：

让我在实验室中为您进行设置并进行测试-我会在几天后再与您联系。

我相信您可能已经阅读了这些内容、但 数据表中的初始化设置位于第141页(第9.2.2节"初始化设置")：  

https://www.ti.com/lit/ds/symlink/adc09qj1300.pdf?ts = 1696259359646&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FADC09QJ1300 

此致、Amy

尊敬的 Amy：

感谢您花时间在实验室中对其进行测试。

是的、上述操作基于 数据表的9.2.2初始化设置部分。

谢谢。
菲利波

尊敬的 Filippo：

很抱歉耽误你的时间。 我在实验室中找不到手头的 EVM、因此 我正在等待我下令送达的 EVM。

此致、

艾米

尊敬的 Amy：

谢谢您告诉我。

此致！
菲利波

尊敬的 Filippo：

您能否探测 LMK 器件的输出并验证 ADC 是否获得所有正确的时钟。

谢谢。

埃里克  

您好、Eric、

我已经这么做了。 ADC 正确获得1GHz 时钟和3.90625 MHz 参考频率。

谢谢。
菲利波

尊敬的 Filippo：

您是否也在使用 LMK 生成 FPGA 的参考时钟？

谢谢。

埃里克

您好、Eric、

是的、LMK 被用来生成 ADC 采样时钟、ADC 参考频率、FPGA 参考时钟、FPGA 内核时钟和 FPGA 参考频率。

谢谢。
菲利波

Filippo

你还能确认这些频率吗,我会研究这个问题,并在下一个 wedensday 回到你。

此致！

埃里克

您好、Eric、

当然可以。 频率为：

- ADC 采样时钟: 1 GHz

- ADC 参考频率(连续): 3.90625 MHz

- fpga 参考 clk: 125 MHz

- FPGA 内核时钟: 125 MHz

- FPGA sysref (连续): 3.90625 MHz

谢谢。
菲利波