[参考译文] VSP5324-Q1：奇数 ADC 输出

您好！

我已经将该线分配给了 Karthik、他将在一两天内尽快与您联系。

谢谢！

此致、

沙比尔

您好、Adam、  

VSP5324只能支持2Vpp 差分输入。 建议以差分方式驱动输入。 此外、如下图所示、对输入进行交流耦合。  

如果您连接的是单端输入(不建议这样做)、则会将接地端交流耦合到 INM、如下所示。 在此模式下、只支持1Vpp 输入、而不支持您正在应用的3Vpp。   

如果您写入寄存器28、您是否可以确保 D15位也被写入。 所以、在你的情况下、将0x8100写入 Reg 28。  

此外、在写入寄存器46时、您是否能够确保写入'EN_16BIT'、'EN_14BIT'或'EN_12bit'中的一个？ 例如  将 0x8809写入寄存器46。  

在此之后、您可以尝试使用"EN_RAMP"模式来查看  OUT1A 是否 在切换？  

顺便说一下、由于您已选择 EN_2LANE、因此您将在 OUT1A 和 OUT1B 中看到数据。  

此外、您的时钟频率是多少？  

谢谢。  

卡尔蒂克  

感谢您的帮助 Karthik。 我发现了不同的模拟输入、因此我现在要将差分信号馈送到 ADC。  

我将发送的 CLKP 速度为12.5MHz。

寄存器更改为28和46确实产生了影响！ 不过、它看起来仍然像噪声、它与我馈入的波形不同。

我可能无法正确地从 ADC 读取输出。 我曾尝试使用测试模式进行检查、但没有看到预期的结果。

我写入了 REG25 0x0013和 REG 26 0xFFC0、以发送全部为1。 我还尝试了0012和 AA80来获取101010101010模式、但我也看不到这一点。

我是否正确使用了测试模式寄存器？

您好、Adam、

感谢您联系我们。 目前 Karthik 正在休假、将在11月30日之前回来。 我请您等待两三天、他会给您回复。

谢谢！  

此致、

沙比尔