Other Parts Discussed in Thread: ADS52J65, ADS52J65EVM
团队、
您能在下面提供帮助吗？
ADS52J65提供1V15。
-驱动 ADS52J65同步引脚的正确方法是什么？
我们希望通过 Xilink UltraScale 中的1V8 LVDS IO 以差动方式对其进行驱动。-Xilinx IO 单元应如何配置？
-使用2x 100欧姆作为端接电阻器的方式如何工作。 您是否对其工作原理有解释？
信号是否也可以由单端驱动？
提前感谢、
安伯
尊敬的 AnBer：
我可以知道客户是谁吗？
SYNC 必须进行差分耦合、并与100欧姆差分终端进行直流耦合。 是的、对该信号使用 FPGA 的1.8V LVDS IO。
SYNC 不能是单端的。
BTW、这些电路在 ADS52J65EVM (营销 EVM)中提供、 您可以参考这些电路。
谢谢。
卡尔蒂克
尊敬的 BNK：
ADS52J65在 SYNC 引脚上仅支持1V 至1.4V 的共模电压、这也符合 LVDS 标准。 它不支持1.6V 的共模。
1.您能否检查使用2x 100欧姆时观察到的共模和差分摆幅是多少？
是 LVDS 共模、如果您更改 FPGA 和 ADC、则1x 100 Ω 的电阻始终为1.6V。 我只是想排除这是不是由于某个 FPGA 故障还是一个 ADC 故障所致。
3.此 LVDS 共模规格(1.6V)是否符合 FPGA 数据表规格？
实际上、我可以看到两个选项-
1.使用可支持1V 至1.4V 范围内 LVDS 共模的 FPGA 或 FPGA 组
2.如第 8.3.10节所述、使用同步电平转换器电路在 FPGA 与 ADC 之间连接 SYNC~和 SYSREF 、点击此处。 下面所示的电路将 SYNC 共模从1.2V 转换为0.7V。 我们可以提出一个类似的电路、用于将电路共模从1.6V 转换到1.2V。
谢谢。
卡尔蒂克
