请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS1220 你好 ：)
我想知道你能不能帮我。 我目前计划在同一总线上使用多个 SPI 器件、而包括 ADS1220在内的部分器件可将其电源断电。 我希望总线上被供电的器件继续处于可访问状态、
您知道 IC 完全断电时 SPI 输入引脚(时钟和 DIN 引脚)是否为高阻抗吗？
在数据表中、我只能看到对于逻辑低电平/高电平、这些引脚上的输入漏电流为+-10uA、但就我所能知道的来说、这是假定 IC 已加电的情况。
对于 DOUT 引脚、我目前计划放置一个具有三态输出的 SN74LVC1G125DBVR 同相缓冲器。 CS 线路将驱动 ADS1220以及缓冲器上的三态控制。 我会为总线上的所有器件执行此操作。
谢谢！
亚当
