你好。 此客户正在使用 ADS127L21器件。
通过查看数据表、总共有4个 Speed_mode。
①max μ A 速度模式(Fclk=32.768Mhz)
①high Ω 速度模式(Fclk=25.6Mhz)
①mid μ s 速度模式(Fclk=12.8Mhz)
①low μ s 速度模式(Fclk=3.2Mhz)
在我们的情况下、必须考虑抗混叠、并且必须针对25.6K SPS 优化设计。
因此、我们将使用一个外部晶体振荡器13.1072Mhz。
对于 ADS127L21器件、可以使用单独的时钟、而不是仅限于数据表中所示时钟的四种类型吗？
或者我是否必须仅使用这4种类型的时钟？
由于情况紧急、请快速回复。
谢谢！
金喆洙:
您已经正确地计算出使用 OSR 来计算 f_CLK 的任意值如何导致不同的输出数据速率。
关于外部振荡器的问题：对于给定的速度模式、ADS127L21时钟频率可以是数据表中指定范围内的任何频率。 我已复制数据表的相关部分、来自表6.3
因此、对于最大速度和高速模式、您选择的13.1072 MHz 频率是可以接受的、但对于中速模式、它的频率有一点过高、在低速模式下肯定是太大的。
此外、确保为此器件使用低抖动、低噪声时钟振荡器
-Bryan
