尊敬的 TI:
我们正在测试一个板、其上面配置了 ADC3662、以使用内部 DDC。
系统采用固定的采样频率、但载波频率可能不同。
使用低频载波时、生成的图像频率适合输出带宽。
当我们使用一个高频载波时没有问题、但是当使用一个低频载波时、似乎有某种饱和发生。
如果我们禁用 ADC 中的6dB 增益、该问题似乎就消失了、但我们害怕落后一些分辨率。
我们仍在调查此问题、但如果我们做错了事情、我们希望获得建议。
谢谢、此致。
安东尼奥
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的 TI:
我们正在测试一个板、其上面配置了 ADC3662、以使用内部 DDC。
系统采用固定的采样频率、但载波频率可能不同。
使用低频载波时、生成的图像频率适合输出带宽。
当我们使用一个高频载波时没有问题、但是当使用一个低频载波时、似乎有某种饱和发生。
如果我们禁用 ADC 中的6dB 增益、该问题似乎就消失了、但我们害怕落后一些分辨率。
我们仍在调查此问题、但如果我们做错了事情、我们希望获得建议。
谢谢、此致。
安东尼奥
尊敬的蔡斯:
ADC 以大约16Msps 的速度进行采样、载波频率介于50kHz 和100kHz 之间。 NCO 设置为载波频率、并降频转换为32倍、因此2f 组件到达我们的 FPGA。
我还没有从 ADC 获得原始数据,但我们看到,在降频转换到 FPGA 后,在某个点增加输入信号输出 I 和 Q 不随输入信号幅度线性增加。
我想知道、如果 ADC 的输出带宽中具有2f、是否会导致不良行为。
谢谢