This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC3662:输出采样率高于图像频率时使用 DDC。

Guru**** 2481465 points
Other Parts Discussed in Thread: ADC3662

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1310450/adc3662-ddc-use-with-output-sampling-rate-higher-than-image-frequency

器件型号:ADC3662

尊敬的 TI:

我们正在测试一个板、其上面配置了 ADC3662、以使用内部 DDC。

系统采用固定的采样频率、但载波频率可能不同。

使用低频载波时、生成的图像频率适合输出带宽。

当我们使用一个高频载波时没有问题、但是当使用一个低频载波时、似乎有某种饱和发生。

如果我们禁用 ADC 中的6dB 增益、该问题似乎就消失了、但我们害怕落后一些分辨率。

我们仍在调查此问题、但如果我们做错了事情、我们希望获得建议。

谢谢、此致。

安东尼奥

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Antonio:

    您能提供信号的相关信息吗? 器件采样速率是否为25MSPS? 发生饱和时、NCO/载波设置为什么? 它是否在100kHz、1MHz 等范围内?

    谢谢,Chase

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的蔡斯:

    ADC 以大约16Msps 的速度进行采样、载波频率介于50kHz 和100kHz 之间。 NCO 设置为载波频率、并降频转换为32倍、因此2f 组件到达我们的 FPGA。

    我还没有从 ADC 获得原始数据,但我们看到,在降频转换到 FPGA 后,在某个点增加输入信号输出 I 和 Q 不随输入信号幅度线性增加。

    我想知道、如果 ADC 的输出带宽中具有2f、是否会导致不良行为。

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我回顾了数学知识、我认为一切都正常。

    如果集成滤波器未拒绝载波、则无法使用6dB 增益、因为载波需要表示额外的范围。

    启用它会导致输出无法正确地表示信号、从而导致出现问题。