[参考译文] ADS54J60EVM：ADS54J60EVM ZC706 Vivado 方框图

admin

Other Parts Discussed in Thread: ADS54J60

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：ADS54J60EVM
主题中讨论的其他器件：ADS54J60

尊敬的 Amit：

在接口逻辑的帮助下、我们现在要将此项目移植到定制板中。因此、在这方面、我们需要编辑以下文件、但该文件是只读的。

Vivado_run/project_1/project_1.gen/sources_1/BD/adc54j60_lmfs_4244_bd/synth/adc54j60_lmfs_4244_bd.v

(基于方框图设计的 Vivado 项目已由您共享)

请提供可编辑的文件、以便我们能够尽早移植代码。

此致、

Shambhuling D

(经理、D&E/MS)

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好， Shambhuling，

我们在研究这一点。我认为我们应该在一周结束或下周早些时候有一些事情。谢谢！

Fadi

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好， Shambhuling，

您能否分享为了将此设计移植到您的定制板而需要进行的哪些更改？应该可以将块设计导入您的项目中、并在 Vivado 中进行必要的更改、例如引脚映射。

此致、

大卫·查帕罗

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，大卫·查帕罗

根据定制板、我们使用了4个 ADC IC、其中1个 ADC IC 工作正常。我们希望根据定制板进行更改。

在此方框图中使用了 TCL 脚本、现在我们不想基于 TCL 脚本运行此设计。情况下我们需要的配置。因此请确保我们的设计可以在没有 TCL 脚本的情况下正常工作。

在该设计中、Rx_SAMPLES 是256位、并且分成16个通道的16位。但在 ADS54j60中、只存在2个通道、对于一个 ADC 16位8通道数据接收并联。那么、我想知道为什么是16位的8通道？

我想知道在一个时钟上会有多少个样本。

此致、

尚布卢宁

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，Shambhuling，

您是否指的是用于控制复位信号(MASTER_RESET_n 和 RX_SYNC_RESET)和导出数据的 TCL 脚本？如果是这样、那么在您的设计中、您只需从 VIO 中删除这些信号、并让它们由您的定制 FW 进行控制。对于数据、您可以删除 ILA 并将 ADC 数据输入自定义处理逻辑。

关于捕获的样本数、我们从两个通道捕获8个样本是因为 FPGA 中的 LMFS 和 LANE_DATA_WIDTH。对于 LMFS 42440、我们将每帧捕获4个样本、32位宽度；在 LaneDataWidth 设置为64位时、我们将捕获其中两个帧并发送数据、该数据对应于每个通道8个样本。

此致、

大卫·查帕罗

数据转换器（参考译文帖）(Read Only)