[参考译文] 输入和输出端接要求(RT - 50 Ω 至 AVcc)

admin

Other Parts Discussed in Thread: SN75DP139

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1327682/input-and-output-termination-requirement-rt---50ohms-to-avcc

器件型号：SN75DP139

大家好、在一个新设计中、我们将 SN75DP139用于 DP++至 DVI TMDS 电平转换应用。请回答以下问题：1. SN75DP139的主链路连接到 DP++源。 DP++信号交流耦合到 SN75DP139的输入引脚、与 SN75DP139的评估板原理图类似。在交流耦合电容器之前、通过评估板中的50 Ω 电阻器提供用于 DP++信号的3.3V 上拉终端选项。请确认在交流耦合电容器之前需要50 Ω 上拉至 AVCC (3.3V)。 2. SN75DP139的 TMDS 输出直接连接到 Xilinx/AMD FPGA TMDS 接收器组。请确认 SN75DP139是否具有内部50 Ω 上拉至 AVcc (3.3V)。如果不是这样的话、我们必须在我们的电路中提供它。在评估板原理图中、未显示适用于 SN75DP139 TMDS 输出的上拉选项。 3.数据表中也没有给出 SN75DP139的 TMDS/CML 输出的共模电压值。此致 Hafiz Haja

1 年多前

0 admin 1 年多前

TI__Guru**** 2477255 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

Unknown 说：
1. SN75DP139的主链路连接到 DP++源。 DP++信号交流耦合到 SN75DP139的输入引脚、与 SN75DP139的评估板原理图类似。在交流耦合电容器之前、通过评估板中的50 Ω 电阻器提供用于 DP++信号的3.3V 上拉终端选项。请确认在交流耦合电容器之前需要50 Ω 上拉至 AVCC (3.3V)。

上拉电阻器仅用于 TMDS 端接、不属于 DisplayPort 信号端接。对于 DP++源、您不需要这个外部50欧姆端接网络。

[报价 userid="330018" url="~/support/data-converters-group/data-converters/f/data-converters-forum/1327682/input-and-output-termination-requirement-rt---50ohms-to-avcc "] 2. SN75DP139的 TMDS 输出直接连接到 Xilinx/AMD FPGA TMDS 接收器组。请确认 SN75DP139是否具有内部50 Ω 上拉至 AVcc (3.3V)。如果不是这样的话、我们必须在我们的电路中提供它。在评估板原理图中、未显示适用于 SN75DP139 TMDS 输出的上拉选项。 3.数据表中也没有给出 SN75DP139的 TMDS/CML 输出的共模电压值。

如果 Xilinx/AMD FPGA TMDS 接收器需要进行交流耦合、则 SN75DP139需要具有外部50 Ω 上拉至3.3V 终端。数据表中未提供共模电压值、因为预计共模电压将由 HDMI 接收器设置。请注意、外部端接与 FPGA 内部端接一起产生双端接、因此会减少进入 FPGA 输入端的信号。如果使用50 Ω、则 DP139的电压摆幅必须增加、以补偿双端接问题。

谢谢

大卫

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] 输入和输出端接要求(RT - 50 Ω 至 AVcc)