从 AD3424到 FPGA 的 LVDS 接口中存在 LVDS 数据信号问题。
(请查看随附的文件。)
现在、我们将研究 FPGA 中的终端设置。
但是、我们对 ADC 输出设置有什么问题吗?
如果您对调试这个问题有什么想法、可以告诉我您的建议吗?
e2e.ti.com/.../LVDS-data-signal-issue.xlsx
此 LVDS 数据信号由后续 ADC 电阻写入输出。
地址数据
0x4006 0x01
0x470A 0x01
0x4009 0x00
0x400E 0x1C
0x400F 0x70
0x400A 0x55
0x400B 0x55
0x4006 0x02
谢谢你。
菊井义典