请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AFE58JD48 您好，
我正在使用 FPGA 来配置 AFE58JD48。 我要验证 JESD204B 链路。 但是、在配置一些寄存器后、我发现 FPGA 中的 JESD204B IP 内核未显示任何接收到的数据。 请帮助确认我的寄存器配置是否正确。
fpga 侧,我发现 rx_islocedtodata 信号总是0 ,这应该表明 JESD204B IP 内核不能 通过 CDR 从串行数据恢复时钟。
以下是我当前的寄存器配置：
开始
SPI_DIG_EN = 1 00_0001 # 全局复位、自清除
SPI_DIG_EN = 1 C5_4000 # 根据"12.2器件初始化"
SPI_DIG_EN = 1 D0_0001 #
SPI_DIG_EN = 1 DE_00C3 #
SPI_DIG_EN = 1 DF_0040 #
SPI_DIG_EN = 1 1E_0003 #
SPI_DIG_EN = 1 12_0005 #
SPI_DIG_EN = 1 2A_0800 #
SPI_DIG_EN = 1 12_0000 #
SPI_DIG_EN = 1 11_FFFF #
SPI_DIG_EN = 1 25_0002 #
SPI_DIG_EN = 1 11_0000 #
SPI_DIG_EN = 1 12_000a #根据"10.3.8.1.2 JESD 80X 模式(或4通道模式)"注释
SPI_DIG_EN = 1 29_0001 #
SPI_DIG_EN = 1 31_03C0 #
SPI_DIG_EN = 1 34_091F #
SPI_DIG_EN = 1 35_01C0 #
SPI_DIG_EN = 1 36_0007 #
SPI_DIG_EN = 1 30_8002 #
SPI_DIG_EN = 1 30_8006 #
SPI_DIG_EN = 1 31_03D0 #测试
SPI_DIG_EN = 1 32_0040 #
SPI_DIG_EN = 1 12_0000 #
结束
谢谢！
