This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1350802/afe5816-required-clock-at-afe5816-test-patterns
大家好！
我对 AFE5816有两个问题
1) ADC_CLK 的绝对最大值(单端情况和 LVDS 情况)
2) 2) AFE5816中的测试模式是否独立于 ADC 时钟运行？
谢谢
此外、我能否获得有关 ADC_CLK 的 Vih (高电平输入电压)和 Vil (低电平输入电压)的信息？
1) 1) ADC_CLK - LVDS 模式-标准 LVDS 摆幅为350mVpp。 当您从外部申请设备 700mvpp 您是350mvpp。 因此，根据 LVDS 标准，最大值为450mvpp。 您可以在 LVDS 模式下应用900mVpp。
在 CMOD 模式下、最好处于1..9Vpp 范围内
2) 2)您需要 ADC 时钟来获取测试图形
