This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我正在我的其中一个设计中对4个模拟输入信号使用 ADS8664 (原理图如下)。 我遇到的问题是 ADC 输入间歇性锁定。 我已检查 SPI 输出以确保接收微控制器不是器件被锁定、当使用逻辑分析仪时、我可以看到 SPI 消息运行正常、确实重复输出相同的消息。 这意味着 ADS8664会以某种方式在内部"卡住"。
错误有时会通过重启来清除、虽然不一致;当我断开连接到装置的主线束接头时、这一点会更加一致。 在单元运行时、错误已自行清除、但这种情况很少见。 输入的电压范围大约为-10V 至10V。 我们在其他两种设计中使用了此器件、具有完全相同的支持元件并且没有问题。唯一的区别是我们在其他设计中将 REFSEL 接地到 AGND 平面(模拟接地部分)。 如下图所示、我将此芯片接地到了 DGND 平面(数字接地部分)。 数据表中规定"为了选择内部基准、REFSEL 引脚必须连接至低电平或连接至 AGND。" 这条"OR"语句很难理解、因为绑定的低电平可能意味着 DGND。 无论如何、我都曾尝试在出现噪声问题时提起 REFSEL 引脚并将其跳接至 AGND、但问题仍然存在; 但是、如果问题是数字/模拟噪声影响内部电路的另一侧、我不确定速度线是否能有效地完成此类返工。
此问题以相同的方式显示在多个器件上、因此、除非这是"芯片批次"故障问题、否则我已证明、仅更换芯片并不能解决此问题。 我对芯片本身的故障排除没有太多想法、想知道是否要开始调查电路板的其它方面。 我还想知道在此阶段、如果电路外观良好、我可以开始推动软件团队从编程角度进行故障排除、可能是因为时序问题? 该区域超出了我的范围。
如果您有任何建议可以帮助我找到解决方案、我们将不胜感激。
感谢您的观看!
尊敬的 Keith:
我在您的原理图中看到三个不同的接地。 所有这三者都应在某个位置连接在一起、理想情况下靠近 ADS8664。 您的布局与各种接地引脚之间的关系如何?
我仔细检查了这个以及 DGND 和 AGND 过孔、大体上将其引脚向下看并连接到下面一层、并且在同一平面上接地、这占据了整个层。 CH_GND 仅用于防雷二极管、在距离 ADS8664约一英寸的电路板边缘周围的安装孔下方有一个平面。 连接 CH_GND 和 DGND 的网带在电路板对面 ADS8664一侧连接一个双向矫正二极管。 上述 DGND 平面在整个电路板层上浇注。 谢谢!
尊敬的 Keith:
那么瞬态呢? 是否存在任何会导致 AGND 和 DGND 漂移的瞬态事件? AVdd 或 DVdd 上有任何欠压情况?
我无法观察到任何明显的电源问题或欠压情况、并且我已确认 Vref (REFIO 引脚)在"锁定"状态下稳定处于4.093V。
我正在考虑设置一个范围/数据记录器、以显示当芯片卡住时是否会发生任何电压"事件"、但我没有立即明显的方法来使该记录发生。
我想说的 是、我们已经确认了这个问题出现在我们的验证测试中、验证测试循环频繁、但是我已经确保5V 电源轨不可能在3V3电压轨之前出现(因为它为3V3稳压器供电)。 在启用3V3稳压器之前还存在50ms 延迟、这意味着在我们的微处理器开启其自身的稳压器之后、ADC 开启。 不确定采用哪种启动顺序可以解决此问题、但较长的延迟似乎没有帮助。 在存在输入电压的情况下将芯片断电是否会导致某些东西发生锁存?
谢谢!
尊敬的 Keith:
在电源循环期间在输入端施加电压肯定会导致问题。 您可以反向驱动 ESD 单元、这可能会使器件进入未知状态(即锁定)、从而可能对器件造成损坏。
这是非常有帮助的,我将使用你的帐户鼓励软件人员这可能是一个问题,让你知道。
谢谢!
Tom、
我让软件团队确保在芯片循环供电前关闭函数发生器、但这并不能防止闩锁。 我还让他们在对芯片进行下电上电之前尝试将函数发生器设置为0V、结果是相同的。
在原始提示符下、关于 AGND 与 DGND (进入同一平面)的输入路径或接地方案、我发布的可能是问题的原理图是否有任何内容? 基本上、如果我的接地方案导致了该问题、您会感到惊讶吗?
否则我在这里损失很大、除非芯片损坏。 我还没有用新的芯片替换、因为它在锁存之前可以正常工作、无需下电上电。
谢谢!
基思
从最初的帖子来看、您的原理图显示 AINx_GND 正在关闭页面。 该输入通常连接到 AGND、因此您是否要以某种方式端接它? 此外、输入端的20uF 电容似乎相当大-这些电容是否在下电上电之间放电? 理想情况下、AUX_IN 将会终止、但我不认为这会导致部件闩锁。 您曾提到您在先前的项目中使用了 ADS8664 -您能否根据设计/原理图和布局差异共享增量?
就 AINx_GND 而言、这些辅助引脚在 PAD 上已保持悬空。 警报引脚关闭页连接到微处理器上的一个 GPIO
这里还有另外两个设计、我们没有发现与此完全相关的问题。 它似乎我们将辅助绕组接地在一个上、但不接地在另一个上。 一种设计具有采用22 μ F 电容器的类似输入、另一种设计有所不同、因为它连接到线性变压器。
谢谢!
嗡嗡... 这里有很多想法。 切换 RST/RST 是否 PD 使器件恢复正常工作? 如果在下电上电之前将该引脚设置为低电平、有什么帮助吗?
RST 引脚与许多 PCB 上的器件所使用的微处理器的 RST 总线相连。 我可以尝试指定其自己的专用 GPIO 端口、以便软件可以在不同状态下使用 RST 循环通电。
重新访问 DGND 与 AGND。 我可以移除 IC、并设置一个具有 GNDS 完全分离的新芯片的"子板"(因为 PCBoard 由于过孔和埋地平面而无法修改)。 您认为这值得测试吗? 它只需要相当多的返工,我担心,如果它实际上是敏感的这种事情,无论如何都将是无效的。
谢谢!
尊敬的 Keith:
说实话、我不确定从芯片上移除芯片并尝试现场返工是否会有所帮助-这可能带来比答案更多的问题。 让我们 PD 先尝试 RST/RST 引脚振铃、然后或许我们可以进行电话会议并检查您的布局细节、再尝试制作子板。
您好!
我尝试手动触发 RESET 引脚、但它似乎没有清除卡滞故障。 奇怪的是、根据 RESET 引脚的 GPIO 是否设置为高电平或低电平、它似乎将所有输入拉至高电平或低电平至最大输入电压(+/-10.24V)。
现在、我们再次尝试、这次我将 AUX_IN 和 AUX_GND 都接地到 DGND、当 RESET 引脚被拉低(它是一个 nRST 引脚)时、它似乎会将 ADC 置于复位 状态、其值为-10.24V (全是数字全0)。 设置为高电平时、ADC 运行、该值似乎未卡住。 片刻之后、我希望将悬空 AUX 输入接地即可解决、但当我将 RESET 引脚重新置于 PCBoard 上的 RESET 总线中时、我们看到问题仍然存在。 我们现在正在尝试对 PCB 进行编程、以便复位总线可以 在不降低功耗的情况下对 ADC 执行类似的手动复位、以测试在不进行下电上电的情况下复位是否会清除卡滞情况(但我们不确定这是可能的)。
您认为将 AUX_IN 和 AUX_GND 接地会产生我们所看到的影响是否合乎逻辑?
谢谢!
基思
AUX_IN 限制为 VREF、可直接馈入 ADC 内核。 如果存在使 AUX_GND 高于/低于 AGND 300mV 以上的情况、 可能会导致该问题。 简单的测试是仅将两个引脚短接至地。
在上面的测试中、我将 AUX_IN 和 AUX_GND 都短接至 DGND。 或许我应该尝试使用尚未进行过多返工的芯片、以防出现问题。 谢谢!
早上好、辅助引脚短接似乎有助于减少冻结发生的频率、但我们仍然有问题、这似乎与下电上电直接相关。 否则我们完全处于损耗状态。 如果您可以设置电话会议、我很乐意分享屏幕布局、以便我们更详细地了解内容。 如果您有空余时间、请告诉我。
谢谢!
尊敬的 Keith:
如果您满意、我会通过您的 e2e 个人资料详细信息向您发送备注。