请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS9224R 您好！
我们正在考虑这样一种设计、即同时从 至少3个 ADS9224R 中进行采样、并通过 F28379D 上的 UPP 接口从所有6个通道中提取数据。 目标是使所有6个通道都实现高于500ksps 的采样率。
注1：我知道 UPP 不会出现在未来的 TI 开发中、这是我们可以接受的。
注2：将 F28379D 上的内部 ADC 用于此功能不可行。
我的方法如下：
1)将 ADS9224R 的所有 CONVST 输入连接在一起、以便所有 ADC 的转换启动同时发生。
2)通过并行接口使用区域2数据读取方法，让 DSP 设置 ADC#1上的 nCS 引脚，并接收来自 ADC #1的所有传输数据。 一旦接收到所有这些数据、将 nCS#1置为高电平、然后将 nCS#2置为低电平以从 ADC#2读取数据、获取数据、然后为 ADC #3重复该过程。
3)因此、在10.5个时钟周期+一些延迟后、我应该具有来自6个同时采样通道的可处理数据。 如果这个结论是错误的、请更正我。
我的问题、我认为这仅与区域2 ：ADS9224R 的数据表指出， TD_CONVST_CS 是"延迟时间：CONVST 高电平至 CS 下降，用于区域2传输"，我认为这是指在 CONVST 高电平之后，我不能使 CS 引脚处于低电平至少180 ns。 另一方面、CS 引脚必须拉低才能开始数据传输的最长时间吗？
例如、假设在2µs 变为低电平之前经过一段时间。 ADS9224R 认为这可以接受吗？ 在我看来、情况就是这样、但如果不是这样、我需要重新思考我针对此设计的方法。
此致、
B
