[参考译文] ADC12DJ5200-SP：C 频带、X 频带、带极火

David、您好！

是的、ADC12DJ5200RF 和 DAC39RF10都具有 JESD 接口。 您是否知道客户想要达到的接口速度？ 什么是可以接受的？

谢谢！

Eric

Eric、您好

我要配置为最大带宽为1200MHz、最大接口速率为1500Msps。 最高中心频率为9.66GHz。 最低中心频率为5.4GHz。 我想使用2个 TX 通道和4个 RX 通道。

谢谢你

Eric、您好！

阅读 ADC12DJ5200RF 数据表时、我可以发现芯片 只有两个输入通道。  这意味着我无法将此芯片用于我的应用。

您是否可以更改 AFE7950固件以每通道支持更多通道、从而降低串行器/解串器速度？

例如、在 TX 和 RX 接口中、如果 AFE7950支持1500 MPSP 输入速率、12位分辨率、8B/10B 编码、11.25Gbps/通道和4232 LMFS、那么我可以将 AFE7950与 FPGA 一起使用。

谢谢你

尊敬的 Byungsoo：

对于您仅引用2个通道的 LMFS、将会启用。 您能否填写下表、并且我们可以帮助根据这些内容(如果支持)为 AFE7950创建模式？

此致、

David Chaparro

嗨、Chaparro、

感谢您的答复。

需要多少个 TX 通道。 一个 TX。

TX 采样率为12GSPS。

TX 的内插值为8。

需要多少个 RX 通道。 一个 RX。

RX 采样率为3GSPS。

RX 的 抽取为2。

JESD 编码为 JESD204B 8B/10B。

最大通道速率为12.5Gbps。 它是 FPGA 的最大数据速率。

串行器/解串器通道最多为4个通道。 它可以在1到4个通道之间进行设置。

使用 AFE 内部 PLL：是的、我将使用 AFE 内部 PLL。

谢谢你。

尊敬的 David Chaparro：

我正在等待你对我的问题的答复。

如果您需要更多时间、如果您能让我知道您需要多少时间、我将不胜感激。

谢谢你。

尊敬的 Byungsoo：

对迟交的答复深表歉意。 我们现在正在创建客户配置、但我们有以下关于您的模式的问题。 JESD 编码是否必须为8b10b？ 当单通道以1500MSPS 数据速率和4个通道运行时、通道速率会变为15Gbps、高于 FPGA 支持的速率。 如果我们更改为64b66b 编码、则可以使用相同的 AFE 配置、但通道速率现在将为12.375Gbps。  

此外、该设计将为 TSW14J58EVM 创建、但如果您希望为其生成另一个 Xilinx FPGA、那么我们可以对其进行更改。 需要注意的是、TI IP 仅支持下面主页上提供的 FPGA。

www.ti.com/.../TI-JESD204-IP

此致、

David Chaparro  

大家好、David Chaparro、

非常感谢您的答复。

遗憾的是、我们正尝试使用仅支持 JESD204B (8B/10B)的 FPGA、

因此、如果 AFE7950支持4232 LMFS、我们相信我们可以实现想要的功能。

决议：12.
编码：8/10b.
串行器/解串器速率：11.25Gbps
LMFS：4232

这是可行的吗？

谢谢你。

尊敬的 Byungsoo：

遗憾的是、AFE7950在 Rx 和 Tx 通道上都不支持 LMFS 4232。 此外、有了该 LMFS、串行器/解串器速率必定会处于您支持的范围内。 我将与我们的软件团队核实为何两者都不支持它。  

在等待我们软件团队的响应期间、我们可能会更详细地讨论您的模式、以查看是否有任何其他配置可以正常工作。 您对 IBW 有哪些要求？ 是否可以使用稍低的接口速率？  

此致、

David Chaparro  

尊敬的 David Chaparro：

感谢您的答复。

我希望您能在软件中找到支持 LMFS 4232的方法。

IBW 要求为1200 MHz。

根据其配置说明指南、带宽最多可以支持80%的接口速率、

那么、我们以1500 MHz 的接口速率为基准。

谢谢你。