请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS5474-SP Thread 中讨论的其他器件：ADS5474
工具与软件：
我想知道如何使用 DRY 来获取数据。
您能否提供与 DRY 相关的 FPGA RTL 代码？
现在、我将使用由 Microchip 制成的 RTG4。
此致
叶在兴
数据表内容为：
参考图1、DRY 相对于样本 N 数据输出转换的极性不确定
因为产生 DRY 信号的时钟分频器的启动逻辑电平未知(DRY 是 A.
CLK 的二分频)。 DRY 的上升沿或下降沿将与样本 N 和保持一致
当断电下电上电、开启或关断引脚下电上电时、DRY 引脚的极性可能会反转。 数据采集
建议从转换开始、而非 DRY 的极性、但这并不是必需的。 如果的同步
需要多个 ADS5474器件、可能需要使用一种形式的 CLKIN 信号而不是 DRY 信号
采集数据。
