工具与软件:
Eric、您好!
在回答时钟驱动器芯片的抖动问题后、
ADC 时钟输入上允许的不会导致12.375Gbps 的串行器/解串器松动锁定的 CLK 抖动是多少?
此致、
Giora
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
Eric、您好!
在回答时钟驱动器芯片的抖动问题后、
ADC 时钟输入上允许的不会导致12.375Gbps 的串行器/解串器松动锁定的 CLK 抖动是多少?
此致、
Giora
Rob、您好!
我们打算更改 EVM 上的振荡器- CVHD-950-50.000 -
AX3PAF1-100.00 (来自 Abracon)、具有211fs (典型值) -均方根相位抖动(12kHz -20MHz BW ), Vdd=3.3V。
可以吗?
e2e.ti.com/.../AX3_2D00_1578477.pdf
此致、
Giora
您好、Giora、
该 Abracon 器件的抖动是 Crystek 的4倍。
在我说性能下降会是什么之前、了解以下内容确实是很好的。
在 EVM 上、新的振荡器是否直接连接到 ADC? 或者它是否是时钟路径的这一部分。 有多种方法可以在 EVM 上实现时钟。 我不知道使用哪一个。
其次、请告诉我将用于此应用的模拟输入频率范围。 这将帮助我了解使用此新振荡器时会出现多少 SNR 降级。
谢谢!
Rob
尊敬的 Rob:
在 EVM 上、振荡器直接连接到 ADC。
2.在我们的板上、振荡器(LMK6DA10000ADLFR 或 CCPD-575X-20-100.000)连接到一个驱动器
(8T39S11ANLGI)、将时钟信号分配到 x8 ADC 时钟输入。
3.信号 BW 为100Mhz。
SNR 降级将会是什么?12.375 Gbit/s 的锁定是否会出现问题
(Jmode8、66/64bit、1GHz 采样)?
e2e.ti.com/.../crystek_5F00_ccpd575x2080000_5F00_apr22_5F00_xonlink.pdf
e2e.ti.com/.../REN_5F00_8T39S11A_5F00_DST_5F00_20230417.pdf
此致、
Giora