工具与软件：
你(们)好
我们使用 DAC38J84EVM、但有一个限制、来自 DAC 的 SYNC 信号映射到 FMC、但在我们使用的 FPGA 评估板上、没有连接 FPGA 上的引脚。 我们计划 从 J21接头中轻触 CMOS_SYNC_AB 和 CMOS_SYNC_CD、将其映射到 CPLD J24连接器上、然后在 CPLD 内部将这些信号路由到 FMC_B5和 FMC_B6引脚、因为这些引脚连接在 FPGA 侧。
因此、我们对这项计划有几个疑问：
1.您能否共享 TI 在 CPLD 中烧录的最新 CPLD 设计文件、以便我们可以在代码中进行修改。
2.这种方案是否可行,这样做是否有任何限制。
3.是否有其他方法可以将同步信号发送到我们的 FPGA
我已经将 FPGA 的引脚映射详细信息附加到 FMC 至 DAC 评估板
我们将非常感谢您早日作出响应。
谢谢
