[参考译文] ADS1278EVM-PDK：ADS1278EVM-PDK

您好 Nik：

欢迎来到 TI E2E 社区。

ADFS1278EVM-PDK 不容易连接到单独的控制器板、但可以实现。

为了独立使用、必须将 MMB0板的 SPI 线路与子板断开、否则 MMB0和控制器板之间会出现争用。  其他客户已从 MMB0板上移除子板、并在两个电路板之间使用跳线来仅供电、然后对子板(ADS1278EVM)和控制器板之间的 SPI 端口使用跳线。  下面是另一个成功完成此操作的 e2e 链接。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1167519/ads1278evm-pdk-interface-ads1278evm-standalone-with-spi-interface

一切正常通电并配置为 SPI 模式且没有 SPI 通信(SCLK 空闲低电平)的情况下、ADS1278应处于连续转换模式、并以输出数据速率发送/DRDY 线路脉冲。

使用板载27MHz 振荡器、CLKDIV=1 (连接到 IOVDD)、模式选择= 00 (接地)、您应该会看到/DRDY 在105468SPS 时重复。  在/DRDY 下降沿、您应激活 SCLK 并在 DOUT1引脚上读取数据。  对于8个通道和每个通道24b、您总共需要发送192个 SCLK。  读取所有通道数据后、将 SCLK 保持为低电平、并等待下一个/DRDY 下降沿读取下一个转换结果。

为了使用单个 SPI 端口读取所有8个通道、您需要使用 TDM 模式；确保所有格式引脚均为低电平(接地)以启用此模式。

ADS1278EVM 可能需要一些试错才能正确配置一切。  我建议使用示波器或 DMM 验证所有配置引脚状态、并验证27MHz 振荡器是否实际连接到了 ADS1278的 CLK 引脚。  一旦您看到/DRDY 在正确频率105468SPS 下工作、就可以让代码工作以通过 SPI 连接传输数据。  (SCLK、DOUT1和/DRDY 通常连接到中断引脚或可通过软件轮询)。

此致、
Keith Nicholas
精密 ADC 应用

感谢您的快速回复。

按所述配置所有器件时：S3右侧(板载 ref)、S6向上(SPI 模式)、S2一切向下(接地)(CLKDIV 向上(VDD)除外)、JP1和 JP2打开并且所有电源引脚都通过跳线电缆连接到 MMB0、SCLK 引脚已经提供了具有27MHz 频率的时钟信号。 我不确定我是否理解您对激活 SCLK 的理解、因为在该设置中、SCLK 似乎在加电时激活。 我猜您是指从外部将 SCLK 信号拉至低电平、以便将其保持在所描述的"空闲模式"、但我不确定这一点、因为 CLK 引脚连接到 SCLK、所以两者都是低电平？ 在此设置中、DREADY 信号始终保持高电平。

除了示波器外、没有其他设备连接到评估的输出引脚。 设置跳线板。

此致、

Nik Krefrej

您好 Nik：

对于 SPI 模式、SCLK 引脚不应连接到 CLK 引脚。  SCLK 应由您的 MCU 提供。  您将需要跟踪为什么 SCLK 引脚由时钟驱动、否则您将无法使 SPI 工作。

此外、由于 ADS1278器件的 CLK 引脚上存在 CLK、您应该会看到/DRDY 会以所配置的数据速率进行主动切换。

顺便说一下、此 EVM 板现已停产；我们已迁移到新版本的 ADS1278EVM、它更易于通过外部处理器板在独立模式下使用。  如果可能、我建议查看这款新电路板。

此致、
Keith