请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC16DV160 工具与软件：
尊敬的团队：
我们计划通过 SPI 接口使用带 FPGA 的 ADC16DV160器件进行 ADC 配置。
我们使用1.8V 供电的 FPGA 组连接了 ADC SPI 信号(CS、SCK 和 SDIO)。 我们 在 FPGA 端具有大约0.45V 的低电平输出电压最大值(VOL Max)
但 ADC 数据表中提到它具有大约0.4V @ 1.7V-VDR 电源的最大低电平输入电压限制(VIL 最大值)。
通常为1.8V
根据建议、我们应该符合 VOL (Max)< VIL (max)标准。
ADC16DV160 @ 1.85V - VDR 电源条件下的最大低电平输入电压限制(VIL 最大值)的确切值是多少？
此致、
Esakki。
