This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] THS5651A:THS5651AIPWR 时钟频率范围。

Guru**** 1812430 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1429578/ths5651a-ths5651aipwr-clock-frequency-range

器件型号:THS5651A

工具与软件:

您好!

对于 DAC 器件 THS5651AIPWR、需要进行一些说明。

1.有时钟输入引脚"CLK"、此输入的频率范围是多少?

2.参考 图29。 时序图、数据表中有时钟信号。 它是否与从"CLK"引脚提供的输入相同的时钟信号?

图29中的时钟信号的时间周期。 称为"1/fCLK"。 而 fCLK 范围的指定值为70MSPS (最小值)。 和100MSPS (典型值)时、 。 例如、如果 fCLK 被认为是100MSPS、那么 "fCLK"的频率值将是多少 (以赫兹(Hz)为单位)? 请说明

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    1.在第5页的交流规格表中更改了直流至 FCLK 范围

    2.是的

    3.MSPS = MHz

    此致、

    Geoff

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Geoff:

    感谢您的答复。

    关于 Response1:在数据表的第5页中、FCLK 范围在3.3V 时会以70-100MSPS 的形式提供。 它被认为是70年代的-100MHz。 但参数"FCLK"在表的模拟输出部分中提到。 根据您的响应、我们将其视为"CLK"引脚上的输入时钟、从而与 D9-D0输入信号同步。 我们的理解是否正确?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Shiva:

    是的、这是正确的理解。 这些较旧的数据表混合使用了术语。 很抱歉混淆了。

    此致、

    Rob